KR100576466B1 - 반도체소자 - Google Patents

Abstract

본 발명은 반도체소자에 관한 것으로, 반도체기판의 활성영역에 고농도의 불순물 접합영역이 구비되고, 상기 반도체기판에 폴리1이 라인 형태로 구비되고, 상기 고농도의 불순물 접합영역에 접속되어 상기 폴리1에 수직인 스트라이프 형태의 폴리2가 구비되고, 상기 고농도의 불순물 접합영역, 폴리2에 접속되는 금속콘택이 구비되어 로딩효과 ( loading effect ) 를 방지하고 불순물 접합영역에 뚫리는 콘택 저항을 감소시키고 각 콘택에 흐르는 전류밀도를 낮춰 콘택에 의한 접합파괴 현상을 막을 수 있도록 하여 반도체소자의 동작특성을 향상시킬 수 있는 기술이다.

Description

반도체소자{SEMICONDUCTOR DEVICE}

본 발명은 반도체소자에 관한 것으로, 특히 정전기 방전 ( electro static discharge, 이하에서 ESD 라 함 ) 을 위하여 금속배선 콘택공정시 불순물 접합영역에 걸리는 저항을 작게 하고 단위 콘택당 전류밀도를 작게 하여 ESD 특성을 향상 시킴으로써 접합파괴를 방지할 수 있는 기술에 관한 것이다.

일반적으로 반도체 메모리 소자는 셀부와 주변회로부로 구성되며, 상기 셀부는 트랜지스터와 캐패시터 등이 형성되어 있고 상기 주변회로부는 상기 셀부의 단위소자를 동작시킬 수 있도록 다수의 금속배선이 형성된다.

그리고, 상기 주변회로부의 금속배선은 상기 트랜지스터의 불순물 접합영역에 콘택되어 반도체소자의 동작시키는 회로를 구성하게 된다.

현재 주로 사용되는 ESD 방지회로에서 고농도의 엔형 불순물 접합영역에 연결되는 콘택은 다음과 같은 형태로 형성된다.

먼저, 금속 콘택을 큰 하나의 콘택으로 만드는 경우는, 다른 지역의 금속 콘택보다 콘택이 매우 크므로 엔형 불순물 접합영역의 저항을 줄일 수는 있으나 금속콘택 식각공정시 로딩 ( loading )효과에 의해 과도식각되어 접합 누설전류가 커지게 된다. 이를 방지하기 위해서 공정을 매우 타이트 ( tight )하게 조절해야 하며, 향후 접합이 얇아질 경우 적용 불가능한 공정으로 판단된다.

그리고, 금속콘택을 작은 콘택으로 나누어 여러개를 만드는 경우는, 로딩효과가 없으므로 금속 콘택식각공정은 용이해지나 금속 콘택공정시 고농도의 엔형 불순물 접합영역의 저항이 커져 접합 파괴 현상이 발생한다.

그리고, 폴리2콘택을 고농도의 엔형 불순물 접합영역 상부에 형성하고 금속콘택을 폴리2에 형성하는 경우는, 전류 통로를 금속-금속콘택-폴리2-폴리2콘택-고농도의 엔형 불순물 접합영역으로 가져 현재 큰 문제는 없으나 향후 고집적화 될 때 더 낮은 고농도의 엔형 불순물 접합영역 콘택 저항을 필요로 하게 된다.

또한, ESD 보호회로에서 접합 파괴를 방지하기 위해 에미터와 콜렉터 ( emmittor and collector )의 면적을 크게 하여 그 상부에 가능한 크고 많은 콘택을 뚫고 있음에도 불구하고 콘택 저항이 커 큰 면적의 에미터와 콜렉터를 필요로 하고 있다. 그러나, 핀 캐패시터 ( pin capacitor )가 커 고속화 회로에서 문제점으로 대두되고 있다.

상기한 바와 같이 종래기술에 따른 반도체소자는, 고농도의 엔형 불순물 접합영역에 금속콘택공정시 고집적화에 많은 문제점을 가지고 있어 반도체소자의 특성 및 신뢰성을 저하시키는 문제점이 있다.

본 발명은 상기한 종래기술의 문제점을 해결하기위하여, 로딩효과 없이 핀 캐패시터를 줄이고 접합파괴를 방지하여 반도체소자의 동작 특성을 향상시킬 수 있도록 하는 반도체소자를 제공하는데 그 목적이 있다.

이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자는,

반도체기판의 활성영역에 구비되는 고농도의 불순물 접합영역과,

상기 불순물 접합영역을 구획하는 라인 형태의 워드라인과,

상기 워드라인이 구비된 반도체기판 상부를 평탄화시키는 평탄절연막과,

상기 고농도의 불순물 접합영역에 접속되어 상기 워드라인 양측에 상기 워드라인과 수직한 방향의 스트라이프 형태로 구비되는 비트라인과,

상기 비트라인에 수직하고 상기 워드라인에 평행하며 상기 불순물 접합영역 및 폴리2 에 접속하는 다수의 라인형태 금속콘택을 포함하는 것과,

상기 비트라인은 상기 워드라인과 소정거리 이격되어 형성하는 것을 제1특징으로 한다.

또한, 이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자는,

반도체기판의 활성영역에 구비되는 고농도의 불순물 접합영역과,

상기 불순물 접합영역을 구획하는 라인 형태의 워드라인과,

상기 워드라인이 구비된 반도체기판 상부를 평탄화시키는 평탄절연막과,

상기 고농도의 불순물 접합영역에 접속되어 상기 워드라인 양측에 상기 워드라인과 수직한 방향의 스트라이프 형태로 구비되는 비트라인과,

상기 비트라인 사이에 위치하는 고농도의 불순물 접합영역에 접속되어 구비되는 플러그폴리와,

상기 고농도의 불순물 접합영역, 비트라인 콘택, 비트라인, 플러그폴리 콘택 및 플러그폴리에 접속하는 금속콘택을 포함하는 것과,

상기 금속콘택은 상기 워드라인 사이의 고농도의 불순물 접합영역, 비트라인 콘택, 비트라인, 플러그폴리 콘택 및 플러그폴리를 도포하는 크기로 형성한 것을 제2 특징으로 한다.

한편, 이상의 목적을 달성하기 위한 본 발명의 원리는, 고농도 불순물 접합영역에 금속콘택을 직접 뚫고 동시에 플러그 폴리, 폴리2콘택, 폴리3콘택 등을 고농도의 불순물 접합영역에 뚫어 고농도의 불순물 접합영역 콘택 정항을 감소시킴으로써 ESD 에서 접합 파괴를 막을 수 있도록 하는 것으로서, 금속 콘택과 폴리2 와 고농도의 엔형 불순물 접합영역에 연결된 콘택 저항을 감소시키고 단위 콘택당 흐르는 전류량을 감소시킨다.

또한, 고농도의 불순물 접합영역의 콘택저항이 감소하고 콘택 수가 많아져 용이하게 전류가 빠져나가므로 에미터와 콜렉터의 면적을 줄일 수 있으며, 이는 입력 핀 캐패시터를 줄일 수 있는 역할을 하게 되어 소자의 속도를 향상시킬 수 있도록 한다.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.

도 1a 내지 도 1c 는 본 발명의 제1실시예에 따른 반도체소자의 형성방법을 도시한 평면도로서, 반도체소자의 주변회로부에 형성되는 금속배선의 콘택공정을 도시한 것이다.

먼저, 반도체기판(도시안됨) 상의 고농도의 엔형 불순물 접합영역이 구비된 활성영역(11)을 정의한다. 이때 상기 활성영역(11)은 소자분리막(도시안됨)의 형성공정으로 정의된 것이다.

그리고, 상기 반도체기판 상에 폴리1(13)을 형성한다. 이때, 상기 폴리1(13)은 워드라인을 말한다.

전체표면상부에 폴리2콘택(15)이 형성된 하부절연층(도시안됨)을 형성한다. 이때, 상기 폴리2콘택(15)은 비트라인 콘택을 말한다. (도 1a)

그리고, 상기 폴리2콘택(15)에 접속되는 폴리2(17), 즉 비트라인을 상기 폴리1(13)에 수직한 스트라이프 형태로 형성한다. (도 1b)

그 다음, 전체표면상부에 층간절연막(도시안됨)을 형성하고 상기 폴리1(13)과 평행하고 상기 비트라인(17)에 수직한 다수의 라인 형태로 금속콘택(19)을 형성한다. 여기서, 상기 금속콘택(19)은 상기 폴리2(17)에 접속되며, 상기 폴리2(17) 사이에 위치하는 고농도의 엔형 불순물 접합영역이 구비된 활성영역(11)에 접속되도록 형성한 것이다.

이때, 상기 금속콘택(19)은 직접 고농도의 엔형 불순물 접합영역에 연결될 뿐만 아니라 폴리2/폴리2콘택/고농도의 엔형 불순물 접합영역로도 연결되어 고농도의 엔형 불순물 접합영역에 뚫리는 전체 콘택 저항을 낮출 수 있고 각 콘택에 흐르는 전류밀도를 낮춤으로써 콘택에 의한 접합 파괴 현상을 막을 수 있다. (도 1c)

도 2 는 본 발명의 제2실시예에 따른 반도체소자의 형성방법을 도시한 평면도로서, 반도체소자의 주변회로부에 형성되는 금속배선의 콘택공정을 도시한 것이다.

먼저, 상기 도 1b 도의 공정까지 실시하고 그 상부를 평탄화시키는 층간절연막(도시안됨)을 형성한 다음, 플러그 폴리 콘택(21)을 형성하고 이를 매립하는 플러그폴리(23)를 형성한다.

이때, 상기 플러그 폴리(23)는 폴리2 콘택(15) 사이의 폴리2(17) 영역에 수직한 형태로 형성한 것으로, 상기 플러그 폴리 콘택(21)은 상기 플러그 폴리(23) 하부의 폴리2(17) 사이에 활성영역(11)을 노출시키도록 형성된 것이다.

그 다음, 상기 폴리1(13)과 평행하게 상기 폴리2(17)와 고농도의 엔형 불순물 접합영역이 구비된 활성영역(11) 및 플러그폴리(23)에 접속되는 금속콘택(25)을 형성한다. 여기서, 상기 금속배선(25)은 상기 폴리1(13)에 의하여 구획되는 부분을 도포할 수 있도록 형성된 것이다.

이때, 상기 금속콘택(25)은 직접 고농도의 엔형 불순물 접합영역에 연결될 뿐만 아니라 폴리2/폴리2콘택/고농도의 엔형 불순물 접합영역, 플러그폴리/고농도의 엔형 불순물 접합영역으로도 연결되어 고농도의 엔형 불순물 접합영역에 뚫리는 전체 콘택 저항을 낮출 수 있고 각 콘택에 흐르는 전류밀도를 낮춤으로써 콘택에 의한 접합 파괴 현상을 막을 수 있다. (도 2)

본 발명의 다른 실시예는 고농도의 엔형 불순물 접합영역 대신에 고농도의 피형 불순물 접합영역에 접속되는 금속콘택에 적용하는 것이다.

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자는, 불순물 접합영역에 뚫리는 전체 콘택 저항을 감소시킴으로써 ESD 시 전류가 각 콘택을 통하여 분산되어 전류밀도가 감소되고 콘택에 의한 접합파괴현상을 막을 수 있는 효과가 발생된다. 또한, 불순물 접합영역의 콘택 저항이 감소되고 콘택 수가 증가에 의한 전류흐름이 용이해져 에미터와 콜렉터의 면적을 줄일 수 있어 입력 핀 캐패시터를 감소시킴으로써 그에 따른 소자의 동작속도를 향상시킬 수 있는 효과가 있다.

도 1a 내지 도 1c 는 본 발명의 제1실시예에 반도체소자 형성방법을 도시한 단면도.

도 2 는 본 발명의 제2실시예에 반도체소자 형성방법을 도시한 단면도.

<도면의주요부분에대한부호의설명>

11 : 활성영역 13 : 폴리1

15 : 폴리2 콘택 17 : 폴리2

19,25 : 금속콘택 21 : 플러그 폴리 콘택

23 : 플러그 폴리

Claims (4)

1. 반도체기판의 활성영역에 구비되는 고농도의 불순물 접합영역과,

   상기 불순물 접합영역을 구획하는 라인 형태의 워드라인과,

   상기 고농도의 불순물 접합영역에 접속되어 상기 워드라인 양측에 상기 워드라인과 수직한 방향의 스트라이프 형태로 구비되는 비트라인과,

   상기 비트라인에 수직하고 상기 워드라인에 평행하며 상기 불순물 접합영역 및 비트라인에 접속하는 다수의 라인형태 금속콘택을 포함하는 것을 특징으로 반도체소자.
2. 제 1 항에 있어서,

   상기 비트라인은 상기 워드라인과 소정거리 이격되어 형성하는 것을 특징으로 하는 반도체소자.
3. 반도체기판의 활성영역에 구비되는 고농도의 불순물 접합영역과,

   상기 불순물 접합영역을 구획하는 라인 형태의 워드라인과,

   상기 고농도의 불순물 접합영역에 접속되어 상기 워드라인 양측에 상기 워드라인과 수직한 방향의 스트라이프 형태로 구비되는 비트라인과,

   상기 비트라인 사이에 위치하는 고농도의 불순물 접합영역에 접속되어 구비되는 플러그폴리와,

   상기 고농도의 불순물 접합영역, 비트라인 및 플러그폴리에 접속되는 금속콘택을 포함하는 것을 특징으로 하는 반도체소자.
4. 제 3 항에 있어서,

   상기 금속콘택은 상기 워드라인 사이의 고농도의 불순물 접합영역, 비트라인 및 플러그폴리를 도포하는 크기로 형성한 것을 특징으로 하는 반도체소자.