KR940022841A - 반도체장치의 커패시터 및 그 제조방법 - Google Patents

반도체장치의 커패시터 및 그 제조방법 Download PDF

Info

Publication number
KR940022841A
KR940022841A KR1019930004396A KR930004396A KR940022841A KR 940022841 A KR940022841 A KR 940022841A KR 1019930004396 A KR1019930004396 A KR 1019930004396A KR 930004396 A KR930004396 A KR 930004396A KR 940022841 A KR940022841 A KR 940022841A
Authority
KR
South Korea
Prior art keywords
material layer
capacitor
storage electrode
semiconductor device
etching
Prior art date
Application number
KR1019930004396A
Other languages
English (en)
Inventor
최용진
이태우
오용철
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019930004396A priority Critical patent/KR940022841A/ko
Priority to JP6049094A priority patent/JPH077088A/ja
Priority to CA002119547A priority patent/CA2119547A1/en
Priority to GB9405612A priority patent/GB2276980A/en
Priority to DE4409718A priority patent/DE4409718A1/de
Publication of KR940022841A publication Critical patent/KR940022841A/ko

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor
    • CCHEMISTRY; METALLURGY
    • C07ORGANIC CHEMISTRY
    • C07DHETEROCYCLIC COMPOUNDS
    • C07D417/00Heterocyclic compounds containing two or more hetero rings, at least one ring having nitrogen and sulfur atoms as the only ring hetero atoms, not provided for by group C07D415/00
    • C07D417/02Heterocyclic compounds containing two or more hetero rings, at least one ring having nitrogen and sulfur atoms as the only ring hetero atoms, not provided for by group C07D415/00 containing two hetero rings
    • C07D417/12Heterocyclic compounds containing two or more hetero rings, at least one ring having nitrogen and sulfur atoms as the only ring hetero atoms, not provided for by group C07D415/00 containing two hetero rings linked by a chain containing hetero atoms as chain links

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

반도체장치의 신규한 구조를 갖는 커패시터 및 그 제조방법이 개시되어 있다. 반도체기판상의 소정부분과 접속하고 있는 스토리지전극과, 상기 스토리지전극상에 유전체막을 개재하여 형성된 플레이트전극을 구비하는 반도체장치의 커패시터에 있어서, 상기 스토리지전극은 상기 반도체기판상에 접속된 하부와, 상부가 원통형상이며, 상기 상부와 하부를 연결하는 중간부위는 볼록부를 가지고 그 표면적이 증가한 화병형상을 이룬다. 상기 볼록부는, 반도체기판상에 순차적으로 적층되어 형성된, 소정의 습식식각에 대해 서로 다른 식각율을 가지는 두 물질층 중 한가지 물질층만을 식각함으로써 이루어진다. 상기 스토리지전극은 하나의 도전층만으로 형성되며, 상기 두 물질층을 모두 제거함으로써 스토리지전극의 상면, 측면 및 하면까지 유효커패시터 면적으로 사용하게 된다. 따라서, 셀커패턴스의 증가를 용이하게 달성할 수 있으며 신뢰성있는 커패시터를 얻을 수 있다.

Description

반도체장치의 커패시터 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명의 방법에 의해 제조된 반도체 메모리장치를 도시한 단면도, 제6도 내지 제10도는 본 발명에 의한 반도체장치의 커패시터 제조방법의 제1실시예를 설명하기 위한 단면도들.

Claims (14)

  1. 반도체기판상의 소정부분과 접속하고 있는 스토리지전극과, 상기 스토리지전극상에 유전체막을 개재하여 형성된 플레이트전극을 구비하는 반도체장치의 커패시터에 있어서, 상기 스토리지전극은, 상기 반도체기판상에 접속된 하부와, 상부가 원통형상이며, 상기 상부와 하부를 연결하는 중간부위는 볼록부를 가지며 그 표면적이 증가한 화병형상을 띠는 것을 특징으로 하는 반도체장치의 커패시터.
  2. 제1항에 있어서, 상기 원통형상의 상부표면이 수평방향으로 소정길이만큼 확장된 것을 특징으로 하는 반도체장치의 커패시터.
  3. 제1항에 있어서, 상기 볼록부가 적어도 하나이상으로 형성된 것을 특징으로 하는 반도체장치의 커패시터.
  4. 제1항에 있어서, 상기 볼록부의 폭은 상기 스토리지전극의 두께보다 2배이상의 폭으로 형성된 것을 특징으로 하는 반도체장치의 커패시터.
  5. 스토리지전극, 유전체막 및 플레이트전극을 포함하는 반도체장치의 커패시터 제조방법에 있어서, 상기 스토리지전극을 형성하는 공정은, 반도체기판 전면에 제1습식식각에 대해 서로 다른 식각율을 갖는 제1물질층과 제2물질층을 순차적으로 적층하는 공정; 트랜지스터의 소오스영역을 부분적으로 노출시키는 접촉창을 형성하는 공정; 상기 제1물질층을 부분적으로 제거하여 볼록한 공간부를 형성하는 공정; 상기 접촉창 및 공간부를 포함한 결과물 전면에 제1도전층을 침적하는 공정; 상기 제1도전층을 각 셀 단위로 한정하는 공정; 및 상기 제1물질층과 제2물질층이 비슷한 식각율을 갖는 제2습식식각으로 상기 제1 및 제2물질층을 전부 제거하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.
  6. 제5항에 있어서, 반도체기판 전면에 제1물질층과 제2물질층을 순차적으로 적층하는 공정전에, 제3물질층을 형성하는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.
  7. 제5항에 있어서, 상기 제3물질층을 구성하는 물질로, 임의의 습식식각에 대하여 상기 제1물질층 및 제2물질층을 구성하는 물질과는 그 식각율이 다른 물질을 사용하는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.
  8. 제5항에 있어서, 상기 제1물질층을 구성하는 물질로, 소정의 건식식각에대해 상기 제2물질층을 구성하는 물질과는 그 식각율이 같고, 소정의 습식식각에 대해 상기 제2물질층을 구성하는 물질과는 그 식각율이 다른 물질을 사용하는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.
  9. 제5항에 있어서, 상기 제1 및 제2습식식각에 대해 상기 제1물질층 및 제2물질층을 구성하는 물질의 식각율의 차이가 크거나 작음을 이용하는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.
  10. 제5항에 있어서, 상기 제1 물질층 및 제2물질층의 두께가 상기 제1도전층의 두께보다 두꺼운 것을 특징으로 하는 반도체장치의 커패시터 제조방법.
  11. 제5항에 있어서, 제1 물질층과 제2물질층을 순차적으로 적층하는 공정전에, 상기 제2물질층을 적층하는 공정이 선행되는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.
  12. 제5항에 있어서, 제1 물질층과 제2물질층을 순차적으로 적층하는 공정은 1회이상 진행되는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.
  13. 제5항에 있어서, 상기 제1습식식각공정은 1회이상 진행되는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.
  14. 제5항에 있어서, 상기 접촉창은 건식식각에 의해 형성되는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930004396A 1993-03-22 1993-03-22 반도체장치의 커패시터 및 그 제조방법 KR940022841A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019930004396A KR940022841A (ko) 1993-03-22 1993-03-22 반도체장치의 커패시터 및 그 제조방법
JP6049094A JPH077088A (ja) 1993-03-22 1994-03-18 半導体装置のキャパシタおよびその製造方法
CA002119547A CA2119547A1 (en) 1993-03-22 1994-03-21 Semiconductor device capacitor and method for manufacturing the same
GB9405612A GB2276980A (en) 1993-03-22 1994-03-22 Semiconductor device stacked capacitor and method of manufacture
DE4409718A DE4409718A1 (de) 1993-03-22 1994-03-22 Kondensator für ein Halbleiterbauelement und Verfahren zu seiner Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930004396A KR940022841A (ko) 1993-03-22 1993-03-22 반도체장치의 커패시터 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR940022841A true KR940022841A (ko) 1994-10-21

Family

ID=19352552

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930004396A KR940022841A (ko) 1993-03-22 1993-03-22 반도체장치의 커패시터 및 그 제조방법

Country Status (5)

Country Link
JP (1) JPH077088A (ko)
KR (1) KR940022841A (ko)
CA (1) CA2119547A1 (ko)
DE (1) DE4409718A1 (ko)
GB (1) GB2276980A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100537195B1 (ko) * 1998-06-29 2006-05-12 주식회사 하이닉스반도체 반도체 메모리장치의 커패시터 제조방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1044948C (zh) * 1994-06-22 1999-09-01 现代电子产业株式会社 用于制造半导体器件叠层电容器的方法
KR0180779B1 (ko) * 1995-02-27 1999-03-20 김주용 반도체소자의 캐패시터 제조방법
GB2321779A (en) * 1996-08-16 1998-08-05 United Microelectronics Corp Semiconductor memory device having a capacitor
JPH11186524A (ja) 1997-12-24 1999-07-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100434496B1 (ko) 2001-12-11 2004-06-05 삼성전자주식회사 단일 실린더 스택형 커패시터 및 이중 몰드를 이용한 제조방법
GB2386471B (en) * 2001-12-11 2004-04-07 Samsung Electronics Co Ltd A method for fabricating a one-cylinder stack capacitor
CN113725165B (zh) * 2021-08-30 2023-07-11 长鑫存储技术有限公司 半导体结构及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2504606B2 (ja) * 1990-05-18 1996-06-05 株式会社東芝 半導体記憶装置およびその製造方法
KR920001760A (ko) * 1990-06-29 1992-01-30 김광호 디램셀의 적층형 캐패시터 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100537195B1 (ko) * 1998-06-29 2006-05-12 주식회사 하이닉스반도체 반도체 메모리장치의 커패시터 제조방법

Also Published As

Publication number Publication date
DE4409718A1 (de) 1994-09-29
JPH077088A (ja) 1995-01-10
CA2119547A1 (en) 1994-09-23
GB2276980A (en) 1994-10-12
GB9405612D0 (en) 1994-05-11

Similar Documents

Publication Publication Date Title
KR920001716A (ko) 디램셀의 적층형 캐패시터의 구조 및 제조방법
KR960006038A (ko) 비랜덤 서브-리쏘그라피 수직 스택 커패시터
KR930017186A (ko) 적층형 콘덴서 및 그 제조방법
KR960012465A (ko) 반도체 디바이스 및 그 제조 방법
KR940022841A (ko) 반도체장치의 커패시터 및 그 제조방법
JPH03257856A (ja) 半導体装置
KR920013714A (ko) 고집적 반도체 메모리장치 및 그 제조방법
KR970054136A (ko) 디램 셀 캐패시터 제조방법
KR970008606A (ko) 반도체메모리셀 및 그 제조방법
KR970054163A (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR950021618A (ko) 실린더형 캐패시터의 제조방법
KR950004525A (ko) 스택캐패시터 제조방법
KR970030807A (ko) 반도체 메모리장치의 커패시터 제조방법
KR910020937A (ko) 적층형 캐패시터 셀의 제조방법
KR970072416A (ko) 반도체 기억장치의 셀 커패시터 제조방법
KR950002030A (ko) 캐패시터 저장전극 제조방법
KR970003946A (ko) 반도체 장치의 커패시터 및 그 제조방법
KR970054060A (ko) 반도체 메모리 장치의 커패시터 제조방법
KR940022857A (ko) 스택 캐패시터 제조방법
KR950021571A (ko) 캐패시터 제조방법
KR960006001A (ko) 반도체소자의 캐패시터 제조방법
KR920003523A (ko) 반도체기억장치 및 그 제조방법
KR970030830A (ko) 반도체 기억소자의 캐패시터와 그 형성방법
KR970018201A (ko) 커패시터 및 그 제조방법
KR900017086A (ko) 2중 적층 캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application