KR950002030A - 캐패시터 저장전극 제조방법 - Google Patents

캐패시터 저장전극 제조방법 Download PDF

Info

Publication number
KR950002030A
KR950002030A KR1019930010498A KR930010498A KR950002030A KR 950002030 A KR950002030 A KR 950002030A KR 1019930010498 A KR1019930010498 A KR 1019930010498A KR 930010498 A KR930010498 A KR 930010498A KR 950002030 A KR950002030 A KR 950002030A
Authority
KR
South Korea
Prior art keywords
storage electrode
insulating layer
forming
conductive layer
mask
Prior art date
Application number
KR1019930010498A
Other languages
English (en)
Other versions
KR960013642B1 (ko
Inventor
우상호
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019930010498A priority Critical patent/KR960013642B1/ko
Publication of KR950002030A publication Critical patent/KR950002030A/ko
Application granted granted Critical
Publication of KR960013642B1 publication Critical patent/KR960013642B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 고집적 디램셀의 캐패시터 저장전극 제조방법에 관한 것으로, 특히 캐피시터 용량을 증대시키기 위하여 저장전극의 높이는 낮게하면서 표면적을 증대시킨 상부에 창이 구비된 육면체 형태의 저장전극을 제조하는 방법에 관한 것이다.

Description

캐패시터 저장전극 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도는 내지 제2D도는 본 발명에 의해 6면체 형태의 저장전극을 제조하는 단계를 도시한 단면도.

Claims (6)

  1. 실리콘기판 상부에 워드라인이 형성되고 그 상부에 절연층을 형성하고, 상기 절연층의 일정부분을 식각하여 저장전극용 콘택홀을 형성하는 단계와, 저장전극용 제1도전층을 상기 절연층과 콘택홀 상부에 형성하고, 그 상부에 예정된 두께를 갖는 절연층을 형성하는 단계와, 절연층 상부에 제1저장전극 마스크용 감광막패턴을 형성하고, 노출된 절연층을 식각하여 절연층패턴을 형성하고, 제1저장전극 마스크용 감광막패턴을 제거하는 단계와, 저장전극용 제 2 도전층을 제1도전층과 절연층 패턴 상부에 형성하고, 그 상부에 제 2 저장전극 마스크용 감광막패턴을 형성하는 단계와, 노출된 지역의 제2도전층과제1도전층을 식각하여, 제1도전층과 지2도전층으로 이루어지고 상부에는 창이 구비된 6면체 구조의 저장전극을 형성하는단계와,저장전극 내부에 있는 절연층을 습식식각하여 저장전극 내부면을 노츨시키는 단계를 포함하는 캐패시터 저장전극제조방법.
  2. 제1항에 있어서, 워드라인 상부에 형성하는 절연층은 제1 절연층, 제2절연층 및 제3절연층으로 적층하는것을 특징으로 하는 캐패시터 저장전극 제조방법
  3. 제1항에 있어서, 상기 제2절연층과 제3절연층은 예정된 에찬트에서 식각선택비가 다른 것을 특징으로 하는캐패시터 저장전극 제조방법.
  4. 제1항에 있어서, 상기 제1저장전극 마스크는 종래의 저장전극 매스크보다 가장자리에서 일정폭이 작게 형성된 것을 특징으로 하는 캐패시터 저장전극 제조방법.
  5. 제1항에 있어서, 상기 제2저장전극 마스크는 종래의 저장전극 마스크와 같고 중앙부에는 창이 형성된 것을특징으로 하는 캐패시터 저장전극 제조방법.
  6. 제1항에 있어서, 저장전극 내부에 있는 절연층을 제거한 다음, 저장전극의 저부에 있는 절연층의 일부, 즉제3절연층을 제거하는 것을 특징으로 하는캐패시터 저장전극 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930010498A 1993-06-10 1993-06-10 캐패시터 저장전극 제조방법 KR960013642B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930010498A KR960013642B1 (ko) 1993-06-10 1993-06-10 캐패시터 저장전극 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930010498A KR960013642B1 (ko) 1993-06-10 1993-06-10 캐패시터 저장전극 제조방법

Publications (2)

Publication Number Publication Date
KR950002030A true KR950002030A (ko) 1995-01-04
KR960013642B1 KR960013642B1 (ko) 1996-10-10

Family

ID=19357159

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930010498A KR960013642B1 (ko) 1993-06-10 1993-06-10 캐패시터 저장전극 제조방법

Country Status (1)

Country Link
KR (1) KR960013642B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100781818B1 (ko) * 1998-09-28 2007-12-03 지멘스 악티엔게젤샤프트 메모리 셀 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100781818B1 (ko) * 1998-09-28 2007-12-03 지멘스 악티엔게젤샤프트 메모리 셀 형성 방법

Also Published As

Publication number Publication date
KR960013642B1 (ko) 1996-10-10

Similar Documents

Publication Publication Date Title
KR960026873A (ko) 집적회로. 집적회로용 캐패시터 및 캐패시터 제조 방법
KR960002851A (ko) 반도체소자의 캐패시터 제조방법
KR950021597A (ko) 반도체 장치의 커패시터 제조방법
KR950002030A (ko) 캐패시터 저장전극 제조방법
KR940022841A (ko) 반도체장치의 커패시터 및 그 제조방법
KR970063719A (ko) 고융점 금속 기억 전극을 가진 개선된 기억 커패시터 및 그 제조방법
KR950007098A (ko) 디램셀 제조방법
KR20040057628A (ko) 반도체소자의 캐패시터 제조방법
KR950002031A (ko) 캐패시터 저장전극 제조방법
KR100347064B1 (ko) 적층형캐패시터및그형성방법
KR950021618A (ko) 실린더형 캐패시터의 제조방법
KR960026793A (ko) 반도체소자의 캐패시터 제조방법
KR960026818A (ko) 반도체소자의 캐패시터 제조방법
KR950021620A (ko) 반도체장치의 커패시터 및 그 제조방법
KR950021548A (ko) 반도체 메모리장치의 커패시터 및 이의 제조방법
KR950028145A (ko) 반도체 메모리 장치의 커패시터 제조방법
KR940016801A (ko) 디램셀의 저장전극 제조방법
KR970024133A (ko) 반도체 소자의 저장전극 형성방법
KR970030830A (ko) 반도체 기억소자의 캐패시터와 그 형성방법
KR950004525A (ko) 스택캐패시터 제조방법
KR980006384A (ko) 반도체 소자의 저장전극 제조방법
KR960026835A (ko) 반도체소자의 캐패시터 제조방법
KR970024190A (ko) 이중 스페이서를 이용한 반도체장치의 캐패시터 제조방법
KR940022863A (ko) 스택 캐패시터 제조방법
KR950034630A (ko) 반도체소자의 저장전극 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050922

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee