KR940022863A - 스택 캐패시터 제조방법 - Google Patents
스택 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR940022863A KR940022863A KR1019930004560A KR930004560A KR940022863A KR 940022863 A KR940022863 A KR 940022863A KR 1019930004560 A KR1019930004560 A KR 1019930004560A KR 930004560 A KR930004560 A KR 930004560A KR 940022863 A KR940022863 A KR 940022863A
- Authority
- KR
- South Korea
- Prior art keywords
- storage electrode
- layer
- forming
- etching
- conductive
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 디램셀의 스택 캐패시터 제조방법에 관한 것으로, 종래의 원통형 또는 핀구조의 스택 캐패시터를 제조하는 공정보다 간단하고, 유효 캐패시터 면적을 증대시키기 위하여 저장전극 마스크로 제1감광막 패턴과 제2감광막 패턴을 형성하고, 절연층과 저장전극용 도전층의 식각선택비를 고려하여 터널형 저장전극의 구조로 스택 캐패시터를 제조하는 방법이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의해 제조되는 디램셀의 레이아웃도, 제2A도 내지 제2G도는 제1도의 A-A를 따라 본 발명에 의해 제조하는 단계를 도시한 단면도, 제3A도 내지 제3G도는 제1도의 B-B를 따라 본 발명에 의해 제조하는 단계를 도시한 단면도.
Claims (5)
- 스택 캐패시터 제조방법에 있어서, 실리콘기판에 MOSFET를 형성하고 전체구조 상부에 평탄화용 BPSG층을 형성한 다음, 그 상부에 TEOS층(9)을 형성하고, 실리콘기판에 콘택되는 저장전극용 제1도전층(10)을 형성하는 단계와, 저장전극용 제1도전층(10) 상부면에 버퍼 옥사이드(11), 저장전극용 제2도전층(12) 및 마스크 절연막(13)을 적층한 다음, 저장전극 마스크용 제1감광막패턴(14)을 이용하여 마스크 절연막(13)의 패턴을 형성하는 단계와, 워드라인 방향으로 연장된 저장전극 마스크용 제2감광막팬턴(15)과 마스크 절연막(13) 페턴을 마스크로 이용하여 저장전극용 제2도전층(12)의 소정부분을 식각하고, 노출된 버퍼 옥사이드(11)를 웨트 식각하는 단계와, 마스크 절연막(13) 패턴과 노출된 저장전극용 제1및 제2도전층(10,12) 표면을 따라 저장전극용 제3도전층(16)을 형성하는 단계와, 블랜켓 식각으로 저장전극용 제1 및 제2도전층(16,12)을 식각하고, 웨트 에치로 노출되는 버퍼 옥사이드(11)를 식각하고, 노출되는 저장 전극용 제1도전층(10)을 블랜켓 건식식각하여 저장전극(30) 패턴을 형성하는 단계와, 저장전극(50) 상부 및 내부에 있는 마스크 절연막(13)과 버퍼 옥사이드(11)를 웨트 에치로 제거하고, 저장전극(50) 저부의 TEOS층(9)을 웨트 에치로 제거하여 터널형 저장전극을 형성하는 단계와, 저장전극(50)의 표면에 캐패시터 유전체막(17)을 형성하고, 그 상부에 플레이트 전극용 도전층(18)을 형성하는 단계를 포함하는 스택캐패시터 제조방법.
- 제1항에 있어서, 상기 버퍼 옥사이드(11)는 BPSG층으로 형성하는 것을 특징으로 하는 스택 캐패시터 제조방법.
- 제1항에 있어서, 상기 마스크 절연막(13)은 옥사이드, 나이트 라이드, 옥사이드/나이트 라이드, 또는 TESO층으로 형성하는 것을 특징으로 하는 스택 캐패시터 제조방법.
- 제1항에 있어서, 상기 버퍼 옥사이드(11)을 웨트 식각하는 것은 NH4OH CLN, HF 또는 BOE에찬트를 사용하는 것을 특징으로 하는 스택 캐패시터 제조방법.
- 제1항에 있어서, 상기 TESO층(9)을 웨트 식각하는 것을 BOE에찬트를 사용하는 것을 특징으로 하는 스택 캐패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93004560A KR960008574B1 (en) | 1993-03-24 | 1993-03-24 | Manufacture method of stack capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93004560A KR960008574B1 (en) | 1993-03-24 | 1993-03-24 | Manufacture method of stack capacitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940022863A true KR940022863A (ko) | 1994-10-21 |
| KR960008574B1 KR960008574B1 (en) | 1996-06-28 |
Family
ID=19352681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR93004560A KR960008574B1 (en) | 1993-03-24 | 1993-03-24 | Manufacture method of stack capacitor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960008574B1 (ko) |
-
1993
- 1993-03-24 KR KR93004560A patent/KR960008574B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960008574B1 (en) | 1996-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0154161B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960006030A (ko) | 반도체소자의 캐패시터 제조방법 | |
| US6403431B1 (en) | Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits | |
| KR940022863A (ko) | 스택 캐패시터 제조방법 | |
| KR950007098A (ko) | 디램셀 제조방법 | |
| KR100252541B1 (ko) | 디램셀의스택캐패시터제조방법 | |
| KR960011662B1 (ko) | 스택캐패시터 제조방법 | |
| KR100204019B1 (ko) | 반도체 소자의 전하 저장 전극 형성 방법 | |
| KR960026793A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026870A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960032747A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR970054549A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR960026835A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR950002031A (ko) | 캐패시터 저장전극 제조방법 | |
| KR950034630A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR940022857A (ko) | 스택 캐패시터 제조방법 | |
| KR970030817A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR980005476A (ko) | 반도체 소자의 저장전극 형성방법 | |
| KR940027168A (ko) | 스택캐패시터 제조방법 | |
| KR960026819A (ko) | 반도체소자의 저장전극 제조방법 | |
| KR960026812A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970053982A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR960026851A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR19980057130A (ko) | 반도체 메모리장치의 커패시터 및 그 제조방법 | |
| KR970030485A (ko) | 반도체 장치의 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050523 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |