KR940027168A - 스택캐패시터 제조방법 - Google Patents
스택캐패시터 제조방법 Download PDFInfo
- Publication number
- KR940027168A KR940027168A KR1019930008769A KR930008769A KR940027168A KR 940027168 A KR940027168 A KR 940027168A KR 1019930008769 A KR1019930008769 A KR 1019930008769A KR 930008769 A KR930008769 A KR 930008769A KR 940027168 A KR940027168 A KR 940027168A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- forming
- layer
- storage electrode
- photoresist pattern
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 238000000034 method Methods 0.000 claims abstract 5
- 238000003860 storage Methods 0.000 claims 9
- 229920002120 photoresistant polymer Polymers 0.000 claims 8
- 238000001312 dry etching Methods 0.000 claims 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 2
- 229910052710 silicon Inorganic materials 0.000 claims 2
- 239000010703 silicon Substances 0.000 claims 2
- 239000000758 substrate Substances 0.000 claims 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 1
- -1 Phospho Chemical class 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 고집적 반도체 소자인 디램셀(DRAM Cell)의 스택캐패시터 제조방법에 관한 것으로, 특히 작은 면적에서 큰 용량의 캐패시터를 얻기위해 캐비티 구조가 상부 및 하부에 형성되는 스택캐패시터 제조방법에 관한 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 디램셀의 레이아웃도, 제2A도 내지 제2F도는 본 발명의 실시예에 의해 캐비티 구조를 갖는 스택캐패시터 제조단계를 제1도의 I - I를 따라 도시한 단면도.
Claims (3)
- 디램셀의 스택캐패시터 제조방법에 있어서, 실리콘기판에 워드라인을 형성하고 그 상부에 얇은 산화막을 형성하고, 그 상부에 평탄화용 제1 절연층, 제2절연층 및 제3절연층을 적층하는 공정과, 제3절연층 상부에 저장전극 콘택마스크용 제1 감광막 패턴을 형성하고, 콘택영역의 제3, 제2, 제1절연층과 얇은 산화막을 순차적으로 건식식각하여 콘택홀을 형성하는 공정과, 상기 제1 감광막을 제거한후, 저장전극용 제1 도전층, 제4절연층, 저장전극용 제2도전층 및 제5 절연층을 순차적으로 적층한후, 그 상부에 저장전극 콘택마스크용 제2감광막패턴을 제거하는 공정과, 노출된 콘택영역의 제5절연층 및 제2도전층을 건식식각하여 홈을 형성하고, 제2감광막패턴을 제거하는 공정과, 제5절연층을 포함하는 전체구조 상부에 버퍼절연층 마스크용 제3 감광막패턴을 형성하고 노출된 지역의 제5절연층, 제2 도전층, 제4절연층을 순차적으로 건식식각하여 패턴을 형성하는 공정과, 제3 감광막패턴을 제거하고, 전체구조 상부에 저장전극용 제3도전층을 증착하고, 그 상부에 저장전극 마스크용 제4 감광막 패턴을 형성한후, 노출된 지역의 제3 도전층과 제1 도전층을 건식식각하여 제1, 제2, 제3도전층이 전기적으로 접속된 저장전극 패턴을 형성하는 공정과, 제4감광막패턴을 제거한후, 제2 절연층을 식각정지층으로 한 습식식각으로 제5,제4,제3절연층을 제거하여 저장전극 내부에 상부 및 하부 캐비티를 형성하고, 저장전극 저부면을 노출시키는 공정과, 저장전극의 외부표면과 캐패시터 내부표면에 캐패시터 유전체막을 형성하고, 그 상부에 플레이트 전극용 도전층을 형성하는 공정을 포함하는 캐비티 구조를 갖는 스택캐패시터 제조방법.
- 제1항에 있어서, 상기 제2절연층은 HTO(High Temperature Oxide)층으로 형성되는 것을 특징으로 하는 스택캐패시터 제조방법.
- 제1항에 있어서, 상기 제1, 제3, 제4, 제5 절연층은 BPSG(Boro Phospho Silica Glass)층으로 형성하는 것을 특징으로 하는 스택캐패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930008769A KR970000976B1 (ko) | 1993-05-21 | 1993-05-21 | 스택 캐패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930008769A KR970000976B1 (ko) | 1993-05-21 | 1993-05-21 | 스택 캐패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940027168A true KR940027168A (ko) | 1994-12-10 |
| KR970000976B1 KR970000976B1 (ko) | 1997-01-21 |
Family
ID=19355765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930008769A KR970000976B1 (ko) | 1993-05-21 | 1993-05-21 | 스택 캐패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970000976B1 (ko) |
-
1993
- 1993-05-21 KR KR1019930008769A patent/KR970000976B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970000976B1 (ko) | 1997-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0154161B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR940027168A (ko) | 스택캐패시터 제조방법 | |
| KR950007098A (ko) | 디램셀 제조방법 | |
| KR950008248B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR960013642B1 (ko) | 캐패시터 저장전극 제조방법 | |
| KR960003859B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR0143347B1 (ko) | 반도체기억장치 제조방법 | |
| KR960013644B1 (ko) | 캐패시터 제조방법 | |
| KR100576467B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR960006747B1 (ko) | 스택캐패시터 제조방법 | |
| KR950002031A (ko) | 캐패시터 저장전극 제조방법 | |
| KR0164080B1 (ko) | 반도체 소자의 저장전극 형성방법 | |
| KR100637688B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR960013634B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100442779B1 (ko) | 디램 소자의 제조방법 | |
| KR960011662B1 (ko) | 스택캐패시터 제조방법 | |
| KR0166495B1 (ko) | 반도체소자의 저장전극 제조방법 | |
| KR940010347A (ko) | 캐비티-캐패시터 형성방법 | |
| KR940027172A (ko) | 디램셀의 스택캐패시터 제조방법 | |
| KR960026835A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR20040002277A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR930022554A (ko) | 메모리 커패시터의 구조 및 제조방법 | |
| KR960026793A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR940022863A (ko) | 스택 캐패시터 제조방법 | |
| KR980012526A (ko) | 반도체 장치의 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20041220 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |