KR940022857A - 스택 캐패시터 제조방법 - Google Patents
스택 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR940022857A KR940022857A KR1019930003734A KR930003734A KR940022857A KR 940022857 A KR940022857 A KR 940022857A KR 1019930003734 A KR1019930003734 A KR 1019930003734A KR 930003734 A KR930003734 A KR 930003734A KR 940022857 A KR940022857 A KR 940022857A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- buffer oxide
- forming
- etching
- storage electrode
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 고집적 반도체 디램셀의 스택 캐패시터 제조방법에 관한 것으로, 실리콘기판 상부에 디램셀의 트랜지스터를 형성하고, 전체구조 상부에 평탄화용 BPSG막을 형성하고, 전체구조 상부에 평탄화용 BPSG막을 형성하고, 그 상부에 BPSG막과는 습식식각비가 큰 절연막을 예정된 두께 형성하는 공정과, 절연막과 BPSG막의 일정부분을 식각하여 실리콘 기판이 노출된 콘택홀을 형성하고, 제1저장전극용 도전층을 전체적으로 증착하고 상기 제1저장전극용 도전층 상부에 제1,제2,제3,제4,제5버퍼 옥사이드막을 형성하는 공정과, 제5버퍼 옥사이드막 상부에 감광막 마스크패턴을 도포하고, 제5 내지 제1버퍼 옥사이드막을 식각하여 제1 내지 제5버퍼 옥사이드막 패턴을 형성하고, 감광막 마스크 패턴을 제거하는 공정과, 상기 제2 및 제4버퍼 옥사이드막 패턴의 일정폭을 선택적으로 식각하는 공정과, 전체구조 상부에 제2저장전극용 도전층을 증착시키고, 블랜켓(Blenket) 건식식각으로 제1 내지 제2저장전극용 도전층을 식각하여 저장전극 패턴을 형성하는 공정과, 저장전극 상부에 있는 제1 내지 제5버퍼 산화막 패턴을 습식식각하고, 저장전극 저부의 절연막을 습식식각하는 공정과, 저장전극 표면에 캐패시터 유전체막을 형성하고, 그 상부면에 플레이트 전극을 형성하는 공정을 포함하는 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제4도는 본 발명에 의해 스택 캐패시터 제조단계를 도시한 단면도이다.
Claims (5)
- 디램셀의 스택 캐패시터 제조방법에 있어서, 실리콘기판 상부에 디램셀의 트랜지스터를 형성하고, 전체구조 상부에 평탄화용 BSPG막을 형성하고, 전체구조 상부에 평탄화용 BSPG막을 형성하고, 그 상부에 BSPG막과는 습식식각비가 큰 절연막을 예정된 두께 형성하는 공정과, 절연막과 BSPG막의 일정부분을 식각하여 실리콘 기판이 노출된 콘택홀을 형성하고, 제1저장전극용 도전층을 전체적으로 증착하고 상기 제1저장전극용 도전층 상부에 제1, 제2, 제3, 제4, 제5버퍼 옥사이드막을 형성하는 공정과, 제5버퍼 옥사이드막 상부에 감광막 마스크패턴을 형성하고, 제5 내지 제1버퍼 옥사이드막을 식각하여 제1 내지 제5버퍼 옥사이드막 패턴을 형성하고, 감광막 마스크 패턴을 제거하는 공정과, 상기 제2 및 제4버퍼 옥사이드막 패턴의 일정폭을 선택적으로 식각하는 공정과, 전체구조 상ㅂ에 제2저장전극용 도전층을 증착시키고, 블랜켓(Blenket) 건식식각으로 제1 및 제2저장전극용 도전층을 식각하여 저장전극 패턴을 형성하는 공정과, 저장전극 내측에 있는 제1 내지 제5버퍼 산화막 패턴을 선택적 식각으로 제거하고, 저장전극 저부의 절연막을 선택적으로 식각하는 공정과, 저장전극 표면에 캐패시터 유전체막을 형성하고, 그 상부면에 플레이트 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 스택 캐패시터 제조방법.
- 제1항에 있어서, 상기 BSPG막과는 습식식각비가 큰 절연막은 TEOS막, MTO막 또는 HTO막으로 형성하는 것을 특징으로 하는 스택 캐패시터 제조방법.
- 제1항에 있어서, 상기 제1, 제3, 제5버퍼 옥사이드막은 제2, 제4버퍼 옥사이드막에 대하여 식각선택비가 큰 물질로 형성하는 것을 특징으로 하는 스택 캐패시터 제조방법.
- 제1항 또는 제3항에 있어서, 상기 제1,제3,제5버퍼 옥사이드막은 BSPG막으로 형성하고, 제2,제4 버퍼 옥사이드막은 PSG막으로 형성하는 것을 특징으로 하는 스택 캐패시터 제조방법.
- 제1항에 있어서, 상기 제1 내지 제5버퍼 옥사이드막을 적층하는 대신에 제1 내지 제3버퍼 옥사이드 막까지만 형성하고 동일한 방법으로 공정을 진행시켜 스택 캐패시터를 제조하는 것을 특징으로 하는 스택 캐패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930003734A KR940022857A (ko) | 1993-03-12 | 1993-03-12 | 스택 캐패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930003734A KR940022857A (ko) | 1993-03-12 | 1993-03-12 | 스택 캐패시터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR940022857A true KR940022857A (ko) | 1994-10-21 |
Family
ID=66912100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930003734A KR940022857A (ko) | 1993-03-12 | 1993-03-12 | 스택 캐패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940022857A (ko) |
-
1993
- 1993-03-12 KR KR1019930003734A patent/KR940022857A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0154161B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR940016805A (ko) | 반도체 소자의 적층 캐패시터 제조 방법 | |
| KR960006038A (ko) | 비랜덤 서브-리쏘그라피 수직 스택 커패시터 | |
| KR960006030A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR940022857A (ko) | 스택 캐패시터 제조방법 | |
| KR950007098A (ko) | 디램셀 제조방법 | |
| KR960032747A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR960009152A (ko) | 반도체기억장치 제조방법 | |
| KR950021618A (ko) | 실린더형 캐패시터의 제조방법 | |
| KR980006350A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR940022863A (ko) | 스택 캐패시터 제조방법 | |
| KR940016828A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR960006001A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970030807A (ko) | 반도체 메모리장치의 커패시터 제조방법 | |
| KR950034743A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR940016801A (ko) | 디램셀의 저장전극 제조방법 | |
| KR970053946A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR970030485A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR940016766A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR930022554A (ko) | 메모리 커패시터의 구조 및 제조방법 | |
| KR970054549A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR940027168A (ko) | 스택캐패시터 제조방법 | |
| KR940027167A (ko) | 스택캐패시터 제조방법 | |
| KR950004544A (ko) | 디램셀의 캐패시터 제조방법 | |
| KR970067864A (ko) | 반도체 기억소자의 캐패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |