KR980006350A - 반도체소자의 캐패시터 제조방법 - Google Patents
반도체소자의 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR980006350A KR980006350A KR1019960024303A KR19960024303A KR980006350A KR 980006350 A KR980006350 A KR 980006350A KR 1019960024303 A KR1019960024303 A KR 1019960024303A KR 19960024303 A KR19960024303 A KR 19960024303A KR 980006350 A KR980006350 A KR 980006350A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- polysilicon film
- film
- polysilicon
- storage electrode
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 239000004065 semiconductor Substances 0.000 title claims abstract 8
- 239000003990 capacitor Substances 0.000 title claims abstract 5
- 238000000034 method Methods 0.000 title claims 3
- 238000003860 storage Methods 0.000 claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract 10
- 125000006850 spacer group Chemical group 0.000 claims abstract 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 21
- 229920005591 polysilicon Polymers 0.000 claims 21
- 238000005530 etching Methods 0.000 claims 6
- 239000000758 substrate Substances 0.000 claims 4
- 238000000151 deposition Methods 0.000 claims 2
- 238000001039 wet etching Methods 0.000 claims 1
- 239000007791 liquid phase Substances 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체소자의 캐패시터 제조방법에 관한 것으로, 고집적 메모리소자에 적용되는 실린더 구조의 저장전극을 제조할 때 액상의 선택적 산화막을 저장전극 마스크용 감광막 패턴의 사이에 증착시켜 기둥 모양을 형성한 후, 상기 감광막 패턴을 제거하고, 상기의 기둥을 전도층 스페이서를 형성할 때 측벽제공용으로 이용하는 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제6도는 본 발명에 의해 실린더 구조의 저장전극을 제조하는 단계를 도시한 단면도.
Claims (3)
- 반도체소자 캐패시터 제조방법에 있어서, 반도체기판에 트랜지스터를 구비하고, 그 상부에 전체적으로 평탄화용 절연막을 형성하고, 상기 절연막의 일정부분을 식각하여 콘택홀을 형성하는 단계와, 제1 다결정실리콘막을 증착하여 상기 콘택홀을 채우고, 그 상부에 저장전극 마스크용 감광막패턴을 형성한 다음, 노출된 제1 다결정실리콘막을 식각하여 제1 다결정실리콘막 패턴을 형성하는 단계와, 상기 공정으로 노출된 상기 평탄화용 절연막의 표면에 선택적으로 선택적 산화막을 상기 감광막 상부면까지 형성하는 단계와, 상기 감광막 패턴을 제거하고, 전체구조 상부에 제2 다결정실리콘을 증착하는 단계와, 상기 제2 다결정실리콘막을 전면식각하여 상기 선택적 산화막의 측벽에 제2다결정실리콘막 스페이서를 형성한 단계와, 상기 선택적 산화막을 선택적으로 제거하여 제1 다결정실리콘막 패턴과 제2 다결정실리콘막 스페이서로 이루어진 실린더 구조의 저장전극을 형성하는 단계와, 상기 저장전극의 표면에 유전체막과 플레이트전극용 제3 다결정실리콘막을 형성하는 단계를 포함하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 저장전극 마스크용 감광막 패턴의 간격은 최소 패턴 간격으로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 반도체소자 캐패시터의 제조방법에 있어서, 반도체기판에 트랜지스터를 구비하고, 그 상부에 전체적으로 평탄화용 절연막을 형성하고, 상기 절연막의 일정부분을 식각하여 콘택홀을 형성하는 단계와, 제1 다결정실리콘막을 증착하여 상기 콘택홀을 채우고 그 상부에 저장전극 마스크용 감광막패턴을 형성한 다음, 노출된 제1다결정 실리콘막을 식각하여 제1다결정실리콘막 패턴을 형성하는 단계와, 상기 공정으로 노출된 상기 평탄화용 절연막의 표면에 선택적으로 선택적 산화막을 상기 감광막 패턴의 상부면까지 형성한 단계와, 습식식각공정으로 상기 감광막 패턴의 경계면에 있는 선택적 산화막의 측벽과 선택적 산화막의 상부면의 일정 두께를 시각하는 단계와, 전체구조 상부에 제2 다결정실리콘막을 증착하는 단계와, 상기 제2 다결정실리콘막을 전면식각하여 상기 감광막 패턴의 측벽에 제2 다결정실리콘막 스페이서를 형성한 단계와, 상기 감광막 패턴을 제거하는 단계와, 상기 선택적 산화막을 선택적으로 제거하여 제1 다결정실리콘막 패턴과 제2 다결정실리콘막 스페이서로 이루어진 실린더 구조의 저장전극을 형성하는 단계와, 상기 저장전극의 표면에 유전체막과 플레이트전극용 제3 다결정실리콘막을 형성하는 단계를 포함하는 반도체소자의 캐패시터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960024303A KR100369484B1 (ko) | 1996-06-27 | 1996-06-27 | 반도체 소자의 캐패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960024303A KR100369484B1 (ko) | 1996-06-27 | 1996-06-27 | 반도체 소자의 캐패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980006350A true KR980006350A (ko) | 1998-03-30 |
| KR100369484B1 KR100369484B1 (ko) | 2003-09-29 |
Family
ID=37416366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960024303A KR100369484B1 (ko) | 1996-06-27 | 1996-06-27 | 반도체 소자의 캐패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100369484B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100504429B1 (ko) * | 1998-07-08 | 2006-04-21 | 주식회사 하이닉스반도체 | 반도체장치의 셀 커패시터 구조 및 그 형성 방법 |
-
1996
- 1996-06-27 KR KR1019960024303A patent/KR100369484B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100504429B1 (ko) * | 1998-07-08 | 2006-04-21 | 주식회사 하이닉스반도체 | 반도체장치의 셀 커패시터 구조 및 그 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100369484B1 (ko) | 2003-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960006030A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR980006350A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR980005912A (ko) | 반도체 장치의 금속콘택구조 및 그 제조방법 | |
| KR100252044B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR19990003904A (ko) | 반도체 장치의 전하 저장 전극 및 그 형성 방법 | |
| KR0147660B1 (ko) | 반도체방치의 커패시터 제조방법 | |
| KR19990040547A (ko) | 캐패시터 형성 방법 | |
| KR950004524A (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR0124576B1 (ko) | 반도체 메모리장치의 커패시터 및 이의 제조방법 | |
| KR950007098A (ko) | 디램셀 제조방법 | |
| KR100455728B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR20060000485A (ko) | 반도체 캐패시터의 스토리지 노드 전극 형성방법 | |
| KR20010068729A (ko) | 커패시터 제조방법 | |
| KR970053946A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR980006391A (ko) | 반도체 메모리장치의 커패시터 제조방법 | |
| KR960032747A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR970030485A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR960006001A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970067864A (ko) | 반도체 기억소자의 캐패시터 형성방법 | |
| KR980006351A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR940022857A (ko) | 스택 캐패시터 제조방법 | |
| KR20010036327A (ko) | 커패시터 제조방법 | |
| KR940016828A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR980006255A (ko) | 반도체 메모리 장치의 전하저장전극 형성방법 | |
| KR960006028A (ko) | 반도체소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |