KR950028145A - 반도체 메모리 장치의 커패시터 제조방법 - Google Patents
반도체 메모리 장치의 커패시터 제조방법 Download PDFInfo
- Publication number
- KR950028145A KR950028145A KR1019940005023A KR19940005023A KR950028145A KR 950028145 A KR950028145 A KR 950028145A KR 1019940005023 A KR1019940005023 A KR 1019940005023A KR 19940005023 A KR19940005023 A KR 19940005023A KR 950028145 A KR950028145 A KR 950028145A
- Authority
- KR
- South Korea
- Prior art keywords
- material layer
- conductive material
- spacer
- electrode
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
대용량의 셀커패시턴스를 갖는 고집적 반도체 메모리 장치의 커패시터 제조방법에 관하여 개시한다. 반도체 기판상에 제1도전물질층, 제1물질층 및 제2도전물질층을 형성하고 상기 제2도전물질층 및 상기 제1물질층을 패터닝하여 예비 패턴을 형성한다. 다음에, 상기 예비 패턴상에 제3도전물질층을 형성한후, 상기 제3도전물층이 형성되어 있는 예비 패턴의 측벽에 제1스페이서를 형성하고, 상기 제1스페이서를 식각마스크로 하여 상기 제3도전물질층 및 상기 제1도전물질층을 식각하여 제1기둥전극과 그 사이에 홈으로 이격되어 원통전극을 형성한다. 다음에 상기 제1스페이서의 측벽에 제2 스페이서를 형성한다. 상기 제2스페이서를 식각마스크로 하여 상기 원통전극을 식각하여 제2기둥전극을 형성하여 스토리지 전극을 완성한다. 따라서, 스토리지 전극에 이중의 전극기둥들을 형성하여 커패시터의 유효 표면적을 넓힘으로써 셀커패시턴스의 증가를 도모할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제8도 내지 제10도는 본 발명에 의한 반도체 메모리 장치의 커패시터 제조방법을 공정순서대로 나타낸 단면도들이다.
Claims (5)
- 반도체 기판상에 제1도전물질층, 제1물질층 및 제2도전물질층을 형성하는 공정; 상기 제2도전물질층 및 상기 제1물질층을 패터닝하여 예비 패턴을 형성하는 공정; 상기 예비 패턴상에 제3도전물질층을 형성하는 공정; 상기 제3도전물질층이 형성되어 있는 예비 패턴의 측벽에 제1스페이서를 형성하는 공정; 상기 제1스페이서를 식각마스크로 하여 상기 제3도전물질층 및 상기 제1도전물질층을 식각하여 제1기둥전극과 그 사이에 형성되는 홈으로 이격되어 있는 원통전극을 형성하는 공정; 상기 제1스페이서의 측벽에 제2스페이서를 형성하는 공정; 상기 제2스페이서를 식각마스크로 하여 상기 원통전극을 식각하여 제2기둥전극을 형성하여 공정을 포함하는 것을 특징으로 하는 반도체 메모리 장치의 커패시터 제조방법.
- 제1항에 있어서, 상기 제1스페이서에 의한 제1도전물질층을 식각시, 상기 홈의 하부에 상기 제1도전물질층의 일부가 남아있는 것을 특징으로 하는 반도체 메모리 장치의 커패시터 제조방법.
- 제1항에 있어서, 상기 제2스페이서는 상기 원통전극의 일부를 덮개 형성하는 것을 특징으로 하는 반도체 메모리 장치의 커패시터 제조방법.
- 제1항에 있어서, 상기 제2스페이서를 위한 물질층 형성시 인접한 커패시터의 기둥전극의 손상을 방지하기 위해, 상기 물질층으로 인접한 커패시터 사이에 형성된 홈을 매몰시키는 것을 특징으로 하는 반도체 메모리 장치의 커패시터 제조방법.
- 제1항에 있어서, 이때 상기 예비 패턴은 그 측벽경사가 상기 제1도전물질층 표면을 기준으로 했을때 네거티브하거나 수직하게 형성하는 것을 특징으로 하는 반도체 메모리 장치의 커패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940005023A KR100287165B1 (ko) | 1994-03-14 | 1994-03-14 | 반도체 메모리 장치의 커패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940005023A KR100287165B1 (ko) | 1994-03-14 | 1994-03-14 | 반도체 메모리 장치의 커패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950028145A true KR950028145A (ko) | 1995-10-18 |
| KR100287165B1 KR100287165B1 (ko) | 2001-04-16 |
Family
ID=37514952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940005023A KR100287165B1 (ko) | 1994-03-14 | 1994-03-14 | 반도체 메모리 장치의 커패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100287165B1 (ko) |
-
1994
- 1994-03-14 KR KR1019940005023A patent/KR100287165B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100287165B1 (ko) | 2001-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950015770A (ko) | 반도체장치의 커패시터 제조방법 | |
| KR950021597A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR970024206A (ko) | 반도체 기억소자의 캐패시터 제조방법. | |
| KR950028145A (ko) | 반도체 메모리 장치의 커패시터 제조방법 | |
| KR980005912A (ko) | 반도체 장치의 금속콘택구조 및 그 제조방법 | |
| KR960026803A (ko) | 원통형 커패시터 제조방법 | |
| KR950007098A (ko) | 디램셀 제조방법 | |
| KR970024190A (ko) | 이중 스페이서를 이용한 반도체장치의 캐패시터 제조방법 | |
| KR960032747A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR950002030A (ko) | 캐패시터 저장전극 제조방법 | |
| KR960026804A (ko) | 반도체소자의 스택 캐패시터 제조방법 | |
| KR950021548A (ko) | 반도체 메모리장치의 커패시터 및 이의 제조방법 | |
| KR970018206A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR970003963A (ko) | 캐패시터의 전하저장 전극 형성 방법 | |
| KR950004525A (ko) | 스택캐패시터 제조방법 | |
| KR970054062A (ko) | 반도체 장치의 커패시터 제조 방법 | |
| KR960043289A (ko) | 캐패시터의 전하저장전극 제조방법 | |
| KR960026811A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR980006255A (ko) | 반도체 메모리 장치의 전하저장전극 형성방법 | |
| KR950012726A (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR970053812A (ko) | 반도체 소자의 전하저장전극 형성 방법 | |
| KR960026657A (ko) | 캐패시터 형성방법 | |
| KR970053995A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR950027953A (ko) | 반도체소자의 저장전극 및 그 제조방법 | |
| KR970008557A (ko) | 반도체 장치의 스페이서 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061221 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |