KR950012726A - 캐패시터의 전하저장전극 형성방법 - Google Patents
캐패시터의 전하저장전극 형성방법 Download PDFInfo
- Publication number
- KR950012726A KR950012726A KR1019930021062A KR930021062A KR950012726A KR 950012726 A KR950012726 A KR 950012726A KR 1019930021062 A KR1019930021062 A KR 1019930021062A KR 930021062 A KR930021062 A KR 930021062A KR 950012726 A KR950012726 A KR 950012726A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- film
- charge storage
- storage electrode
- oxide film
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 8
- 238000000034 method Methods 0.000 title claims abstract 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 18
- 229920005591 polysilicon Polymers 0.000 claims 18
- 125000006850 spacer group Chemical group 0.000 claims 5
- 238000000151 deposition Methods 0.000 claims 4
- 238000005530 etching Methods 0.000 claims 4
- 239000011229 interlayer Substances 0.000 claims 4
- 229920002120 photoresistant polymer Polymers 0.000 claims 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 2
- 239000010410 layer Substances 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 2
- 229910052710 silicon Inorganic materials 0.000 claims 2
- 239000010703 silicon Substances 0.000 claims 2
- 239000000758 substrate Substances 0.000 claims 2
- 238000001039 wet etching Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 캐패시터의 전하저장전극을 형성하는 방법에 관한 것으로, 캐패시터의 전하저장전극을 이중 실린더(Double Cylinder)형 구조로 형성시키므로써, 전하저장전극의 유효 표면적을 증가시켜 셀 면적내에서충분한 충전용량을 얻을 수 있는 캐패시터의 전하저장전극을 형성하는 방법에 관하여 기술된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1I도는 본 발명에 의한 캐패시터의 전하저장전극을 형성하는 단계를 도시한 단면도.
Claims (1)
- 캐패시터의 전하저장전극 형성방법에 있어서, 소정의 단위 셀 및 배선구조가 형성된 실리콘기판(1)상에 층간 절연막(2)을 두껍게 증착 열처리하여 평탄화한 후, 그 상부에 제1폴리실리콘(3) 및 산화막(4)을 순차적으로 증착한 다음, 제1감광막(5)을 도포 및 패턴화하여 캐패시터 영역을 설정하는 단계와, 상기 단계로부터 패턴화된 제1감광막(5)을 이응하여 하부의 산화막(4) 및 제1폴리실리콘(3)의 노출된 부분을 순차적으로 식각하여 패턴화 한 후, 상기 패턴화된 제1감광막(5)을 제거하고, 전체구조 상부에 제2폴리실리콘(6)을 증착하는 단계와. 상기 단계로부터 제2폴리실리콘(6)을 에치백 공정으로 식각하여 패턴화된 산화막(4) 및 제1폴리실리콘(3) 측벽에 제2폴리실리콘 스페이서(6a)를 형성한 후, 전체구조 상부에 제3폴리 실리콘(7)을 증착하는 단계와, 상기 단계로부터 제2감광막(8)을 도포하고 콘택 마스크를 사용하여 패턴화 한 후, 하부의 노출된 소정부분의 제3폴리실리콘(7), 산화막(4) 및 제1폴리실리콘(3)을 차례로 식각하여 식각홈(9)을 형성하는 단계와, 상기 단계로부터 제2감광막(8)을 제거한 후, 전체구조 상부에 제4폴리실리콘(10)을 증착하고, 에치백 공정으로 식각홈(9) 내측벽에 제4폴리실리콘스페이서(10a)를 형성하고 상기 스페이서(10a)를 이용한 자기정렬콘택공정으로 층간 절연막(2)의 소정부분을 식각하여 콘택홀(11)을 형성하는 단계와, 상기 단계로부터 콘택홀(11)을 포함한 전체구조 상부에 제5폴리실리콘(12)을 증착한 후, 블랭켓 폴리실리콘 식각공정으로 하부의 제3폴리실리콘(7)이 제거되어 층간 절연막(2) 및 산화막(4) 상부가 노출될 때까지 식각하는 단계와, 상기 단계로부터 산화막 습식 식각공정으로 산화막(4)을 완전히 제거하면서 층간 절연막(2)도 일정깊이로 식각되어, 실리콘 기판(1)과 접속된 기둥형태의 제5폴리실리콘(12)를 중심으로 제2폴리실리콘스페이서(6a), 제4폴리실리콘스페이서(10a) 및 제1폴리 실리콘(3)으로 하나의 실린더구조를 이루는 이중 실린더형 전하저장전극(20)을 형성하는 단계로 이루어지는 것을 특징으로 하는 캐패시터의 전하저장전극 형성방법 .※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930021062A KR100250737B1 (ko) | 1993-10-12 | 1993-10-12 | 캐패시터의 전하저장전극 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930021062A KR100250737B1 (ko) | 1993-10-12 | 1993-10-12 | 캐패시터의 전하저장전극 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950012726A true KR950012726A (ko) | 1995-05-16 |
| KR100250737B1 KR100250737B1 (ko) | 2000-04-01 |
Family
ID=19365645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930021062A KR100250737B1 (ko) | 1993-10-12 | 1993-10-12 | 캐패시터의 전하저장전극 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100250737B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100366424B1 (ko) * | 2000-08-14 | 2003-01-09 | 삼성종합화학주식회사 | 내충격특성이 우수한 신디오탁틱 폴리스티렌의 리액터얼로이 |
-
1993
- 1993-10-12 KR KR1019930021062A patent/KR100250737B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100366424B1 (ko) * | 2000-08-14 | 2003-01-09 | 삼성종합화학주식회사 | 내충격특성이 우수한 신디오탁틱 폴리스티렌의 리액터얼로이 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100250737B1 (ko) | 2000-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940016805A (ko) | 반도체 소자의 적층 캐패시터 제조 방법 | |
| KR950012726A (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR100348298B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| KR950026042A (ko) | 적층 캐패시터 제조방법 | |
| KR950007168A (ko) | 반도체 장치의 캐패시터 전극 제조 방법 | |
| KR100199353B1 (ko) | 캐패시터의 전하저장전극 제조방법 | |
| KR960026870A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960043155A (ko) | 캐패시터의 전하저장전극 제조방법 | |
| KR970003959A (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR100382536B1 (ko) | 커패시터의구조및제조방법 | |
| KR970053811A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR950021548A (ko) | 반도체 메모리장치의 커패시터 및 이의 제조방법 | |
| KR930014987A (ko) | 원통형 전하저장전극 제조방법 | |
| KR950021623A (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR970054158A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR940016766A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970053818A (ko) | 실린더 및 핀형 구조가 조합된 전하저장전극 형성방법 | |
| KR950025995A (ko) | 적층 캐패시터 제조방법 | |
| KR970053946A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR960002825A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970054062A (ko) | 반도체 장치의 커패시터 제조 방법 | |
| KR960006026A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR950021663A (ko) | 반도체 소자의 스택 캐패시터 제조방법 | |
| KR960005957A (ko) | 다층배선 형성방법 | |
| KR970054112A (ko) | 반도체소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061211 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |