KR970003959A - 캐패시터의 전하저장전극 형성방법 - Google Patents
캐패시터의 전하저장전극 형성방법 Download PDFInfo
- Publication number
- KR970003959A KR970003959A KR1019950019095A KR19950019095A KR970003959A KR 970003959 A KR970003959 A KR 970003959A KR 1019950019095 A KR1019950019095 A KR 1019950019095A KR 19950019095 A KR19950019095 A KR 19950019095A KR 970003959 A KR970003959 A KR 970003959A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- charge storage
- storage electrode
- photoresist pattern
- etching
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 12
- 239000003990 capacitor Substances 0.000 title claims abstract 4
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract 16
- 125000006850 spacer group Chemical group 0.000 claims abstract 11
- 238000005530 etching Methods 0.000 claims abstract 9
- 239000010410 layer Substances 0.000 claims abstract 5
- 239000011229 interlayer Substances 0.000 claims abstract 3
- 238000001459 lithography Methods 0.000 claims abstract 3
- 238000004519 manufacturing process Methods 0.000 claims abstract 2
- 239000004065 semiconductor Substances 0.000 claims abstract 2
- 239000000758 substrate Substances 0.000 claims abstract 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 기판에 트랜지스터 또는 여타의 소자 및 층간절연층을 형성한 다음 기 형성된 일정소자와의 콘택을 위한 콘택홀 형성후, 실린더 구조의 캐패시터 제조방법에 관한 것으로, 상기 층간절연층 상에 제1전하저장전극용 전도막을 형성하고, 상기 전도막 상부에 포지티브 감광막을 도포한 다음, 전하저장전극용 마스크를 사용한 리소그래피 공정을 통해 포지티브 감광막 패턴을 형성하는 제1단계; 상기 포지티브 감광막 패턴을 식각마스크로 이용한 식각 공정을 통해 상기 제1전하저장전극용 전도막을 식각하는 제2단계; 상기 제1단계 및 제2단계에 의해 형성된 구조의 전체 상부에 네거티브 감광막을 도포한 다음 다시 전하저장전극용 마스크를 사용한 리소그래픽 공정을 통해 네거티브 감광막 패턴을 형성하는 제3단계; 상기 네거티브 감광막 패턴 측벽에 절연스페이서를 형성하는 제4단계; 상기 네거티브 감광막 패턴을 제거하고, 상기 절연스페이서의 양 측벽에 전도막 스페이서를 형성하는 제5단계; 및 상기 절연스페이서를 제거하는 제6단계를 포함하여 이루어지는 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1F도는 본 발명의 일 실시예에 따른 전하저장전극 형성과정을 나타내는 단면도.
Claims (4)
- 반도체 기판에 트랜지스터 또는 여타의 소자 및 층간절연층을 형성한 다음 기 형성된 일정소자와의 콘택을 위한 콘택홀 형성 후, 실린더 구조의 캐패시터 제조방법에 있어서, 상기 층간절연층 상에 제1전하저장전극용 전도막을 형성하고, 상기 전도막 상부에 포지티브 감광막을 도포한 다음, 전하저장전극용 마스크를 사용한 리소그래피 공정을 통해 포지티브 감광막 패턴을 형성하는 제1단계; 상기 포지티브 감광막 패턴을 식각마스크로 이용한 식각공정을 통해 상기 제1전하저장전극용 전도막을 식각하는 제2단계; 상기 제1단계 및 제2단계에 의해 형성된 구조의 전체 상부에 네거티브 감광막을 도포한 다음 다시 전하저장전극용 마스크를 사용한 리소그래피 공정을 통해 네거티브 감광막 패턴을 형성하는 제3단계; 상기 네거티브 감광막 패턴 측벽에 절연스페이서를 형성하는 제4단계; 상기 네거티브 감광막 패턴을 제거하고, 상기 절연스페이서의 양 측벽에 전도막 스페이서를 형성하는 제5단계; 및 상기 절연스페이서를 제거하는 제6단계를 포함하여 이루어지는 것을 특징으로 하는 캐패시터의 전하저장전극 형성 방법.
- 제1항에 있어서, 상기 제4단계는 상기 제1단계 내지 제3단계에 의해 형성된 구조의 전체 상부에 절연막을 형성하는 단계와 블랭킷 에치백(blanket etch back)식각으로 상기 절연막을 전면식각하는 단계를 포함하여 이루어지는 것을 특징으로 하는 캐패시터의 전하저장전극 형성방법.
- 제2항에 있어서, 상기 제5단계는 상기 제4단계 후 네거티브 감광막 패턴을 제거하는 단계와, 전체 상부에 제2전하저장전극용 전도막을 형성하는 단계와, 상기 전도막을 전면식각하여 상기 절연스페이서의 양 측벽에 전도막 스페이서를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 캐패시터의 전하저장전극 형성방법.
- 제3항에 있어서, 상기 전도막 스페이서는 폴리실리콘막으로 이루어지는 것을 특징으로 하는 캐패시터의 전하저장전극 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950019095A KR970003959A (ko) | 1995-06-30 | 1995-06-30 | 캐패시터의 전하저장전극 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950019095A KR970003959A (ko) | 1995-06-30 | 1995-06-30 | 캐패시터의 전하저장전극 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970003959A true KR970003959A (ko) | 1997-01-29 |
Family
ID=66526659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950019095A KR970003959A (ko) | 1995-06-30 | 1995-06-30 | 캐패시터의 전하저장전극 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970003959A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100342552B1 (ko) * | 2000-02-19 | 2002-06-28 | 임익철 | 맥반석과 규산염을 이용한 토질의 피에이치 개선제 제조방법 |
-
1995
- 1995-06-30 KR KR1019950019095A patent/KR970003959A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100342552B1 (ko) * | 2000-02-19 | 2002-06-28 | 임익철 | 맥반석과 규산염을 이용한 토질의 피에이치 개선제 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970003959A (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR950012704A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970054008A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR950025993A (ko) | 반도체 소자의 전하저장전극 형성 방법 | |
| KR950007168A (ko) | 반도체 장치의 캐패시터 전극 제조 방법 | |
| KR970013359A (ko) | 캐패시터 제조방법 | |
| KR960006717B1 (ko) | 디램셀의 저장전극 제조방법 | |
| KR940001379A (ko) | 고축적 용량을 갖는 캐패시터 콘택홀 제조방법 | |
| KR970018744A (ko) | 반도체 메모리장치 제조방법 | |
| KR960002825A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR960032747A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR970053941A (ko) | 반도체 소자의 전하저장전극 제조방법 | |
| KR960039375A (ko) | 반도체장치의 커패시터 및 그 제조방법 | |
| KR970004004A (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR950021553A (ko) | 반도체소자의 저장전극 제조방법 | |
| KR970054076A (ko) | 반도체장치의 커패시터 및 그의 제조방법 | |
| KR970013348A (ko) | 반도체장치의 커패시터 제조방법 | |
| KR950024345A (ko) | 반도체 메모리장치 제조방법 | |
| KR970054062A (ko) | 반도체 장치의 커패시터 제조 방법 | |
| KR960006026A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR970024226A (ko) | 반도체 메모리소자의 스토리지 전극 형성방법 | |
| KR950012726A (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR970053820A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR940016577A (ko) | 반도체 소자의 수직 스토리지 노드 형성 방법 | |
| KR960026799A (ko) | 반도체소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |