KR970053820A - 반도체 소자의 캐패시터 제조방법 - Google Patents
반도체 소자의 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR970053820A KR970053820A KR1019950050961A KR19950050961A KR970053820A KR 970053820 A KR970053820 A KR 970053820A KR 1019950050961 A KR1019950050961 A KR 1019950050961A KR 19950050961 A KR19950050961 A KR 19950050961A KR 970053820 A KR970053820 A KR 970053820A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- oxide film
- sacrificial oxide
- capacitor
- sacrificial
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 특히 미세 콘택을 형성하면서 동시에 고용량의 핀형 저장전극을 갖는 캐패시터 제조방법에 관한 것으로, 미세 콘택 형성 이전에 캐패시터 핀들이 서로 연결되어 있으므로, 미세 콘택 형성 후에도 필요한 경우 추가로 옥사이드 스페이서를 적용시킬 수도 있으며, 종래의 핀형 캐패시터에 비해 단순한 제조 공정의 추가를 통해 미세 콘택홀을 형성하므로 절연사화막 내에 형성된 비트라인과 캐패시터의 전극이 콘택홀 내에서 쇼트될 위험을 줄일 수 이는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1C도 내지 제1E는본 발명에 따른 일 실시예의 단면도.
Claims (3)
- 반도체 소자의 캐패시터 제조방법에 있어서, 트랜지스터 및 비트 라인이 구성된 실리콘 기판위에 절연 산화막 층과 전하저장 전극용 제1폴리실리콘과 제1희생용 산화막, 제2폴리실리콘, 제2희생용 산화막, 제3폴리실리콘을 차례로 증착하고, 상기 제3폴리실리콘 상부에 감광막을 도포한 후, 저장 전극용 콘택 마스크를 사용하여 콘택용 패턴을 형성하는 공정과; 건식 식각으로 상기 제3폴리실리콘, 제2희생용 산화막, 제2폴리실리콘, 제1희생용 산화막, 제1폴리실리콘을 차례로 식각하여 부분 식각홈을 형성하고 폴리실리콘 스페이서를 형성하는 공정; 건식 식각으로 하부의 절연산화막을 식각하여 저장전극을 미세 콘택홀을 형성하고 제4폴리실리콘을 증착한 후, 저장 전극용 마스크를 이용하여 저장 전극용 패턴을 형성하는 공정; 제4 및 제3폴리실리콘, 상기 제2희생용 산화막, 상기 제2폴리실리콘, 상기 제1희생용 산화막, 상기 제1폴리실리콘을 차례대로 식각하고, 습식식각으로 상기 제1 및 제2희생용 산화막을 제거하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 미세 콘택 형성공정 후에 추가로 미세 콘택홀 내에 옥사이드 스페이서를 적용하는 공정을 더 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 반도체 소자의 캐패시터 제조방법에 있어서, 트랜지스터 및 비트 라인등이 구성된 실리콘 기판위에 절연 산화막 층과 전하저장 전극용 제1폴리실리콘과 제1희생용 산화막, 제2폴리실리콘, 제2희생용 산화막, 제3폴리실리콘을 차례로 증착하고, 상기 제3폴리실리콘, 제3희생용 산화막을 차례로 증착하고 상기 제3희생용 산화막 상부에 감광막을 도포한 후, 저장 전극용 콘택 마스크를 사용하여 콘택용 패턴을 형성하는 공정; 건식 식각으로 상기 제3희생용 산화막, 상기 제3폴리실리콘, 상기 제2회생용 산화막, 상기 제2폴리 실리콘, 상기 제1회생용 산화막을 차례로 식각하여부분 식각홈을 형성하고 옥사이드 스페이서를 형성하는 공정; 건식 식각으로 하부의 상기 제1폴리실리콘, 절연산화막을 식각하여 저장전극용 미세 콘택홀을 형성하고 제4폴리실리콘을 증착한 후, 저장 전극용 마스크를 이용하여 저장 전극용 패턴을 형성하는 공정; 상기 제4 및 제3폴리실리콘, 제2희생용 산화막, 제2폴리 실리콘, 제1희생용 산화막, 제1폴리실리콘을 차례대로 식각하고, 습식식각으로 상기 제1 및 제2희생용 산화막을 제거하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950050961A KR970053820A (ko) | 1995-12-16 | 1995-12-16 | 반도체 소자의 캐패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950050961A KR970053820A (ko) | 1995-12-16 | 1995-12-16 | 반도체 소자의 캐패시터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970053820A true KR970053820A (ko) | 1997-07-31 |
Family
ID=66595112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950050961A KR970053820A (ko) | 1995-12-16 | 1995-12-16 | 반도체 소자의 캐패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970053820A (ko) |
-
1995
- 1995-12-16 KR KR1019950050961A patent/KR970053820A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960026826A (ko) | 전하저장전극 형성 방법 | |
| KR970053820A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970054009A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR960026870A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR940008072A (ko) | 반도체 소자의 고축적 용량을 갖는 캐패시터 제조 방법 | |
| KR970053930A (ko) | 캐패시터의 전하 저장 전극 제조 방법 | |
| KR970003959A (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR970054044A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970054043A (ko) | 반도체 메모리장치의 커패시터 제조방법 | |
| KR940016766A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970054549A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR970053818A (ko) | 실린더 및 핀형 구조가 조합된 전하저장전극 형성방법 | |
| KR950034630A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR950004545A (ko) | 반도체 장치의 캐패시터 전극 제조방법 | |
| KR960026811A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR950010076A (ko) | 반도체소자의 디램셀 제조방법 | |
| KR940022854A (ko) | 반도체장치의 접촉창 형성방법 | |
| KR960026812A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR950024345A (ko) | 반도체 메모리장치 제조방법 | |
| KR930018721A (ko) | 디램 셀의 캐패시터 저장전극 제조방법 | |
| KR970024146A (ko) | 캐패시터의 전하저장 전극 형성 방법 | |
| KR960026800A (ko) | 반도체소자의 저장전극 제조방법 | |
| KR970024179A (ko) | 캐패시터의 전하저장 전극 형성 방법 | |
| KR970024138A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR960043289A (ko) | 캐패시터의 전하저장전극 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |