KR950024345A - 반도체 메모리장치 제조방법 - Google Patents

반도체 메모리장치 제조방법 Download PDF

Info

Publication number
KR950024345A
KR950024345A KR1019940000993A KR19940000993A KR950024345A KR 950024345 A KR950024345 A KR 950024345A KR 1019940000993 A KR1019940000993 A KR 1019940000993A KR 19940000993 A KR19940000993 A KR 19940000993A KR 950024345 A KR950024345 A KR 950024345A
Authority
KR
South Korea
Prior art keywords
conductive layer
etching
forming
plasma
mask layer
Prior art date
Application number
KR1019940000993A
Other languages
English (en)
Other versions
KR0151191B1 (ko
Inventor
윤기채
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019940000993A priority Critical patent/KR0151191B1/ko
Publication of KR950024345A publication Critical patent/KR950024345A/ko
Application granted granted Critical
Publication of KR0151191B1 publication Critical patent/KR0151191B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains

Abstract

본 발명은 반도체 메모리장치의 제조방법에 관한 것으로, 고집적 반도체 메모리장치에 적합한 대용량 커패시터를 제조하기 위해 반도체 기판상에 도전층을 형성하는 공정과, 상기 도전층상에 식각마스크층을 형성하는 공정, 상기 식각마스크층을 선택적으로 식각하여 상기 도전층의 일부를 노출시키는 공정, 강기 노출된 도전층 부위의 표면을 습식식각한 다음 플라즈마를 이용하여 라이트에치하여 표면에 요철을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 메모리장치 제조방법을 제공한다.

Description

반도체 메모리장치 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 반도체 메모리장치의 제조방법을 도시한 공정순서도,
제3도는 본 발명의 반도체 메모리장치의 커패시터 스토리지노드 형성방법을 도시한 공정순서도.

Claims (9)

  1. 반도체기판(100)상에 도전층(8)을 형성하는 공정과, 상기 도전층(8)상에 식각마스크층(l1)을 형성하는 공정, 상기 식각마스크층(11)을 선택적으로 식각하여 상기 도전층의 일부를 노출시키는 공정, 상기 노출된 도전층 부위의 표면을 습식식각한 다음 플라즈마를 이용하여 라이트에치하여 표면에 요철을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 메모리장치 제조방법.
  2. 반도체기판(100)상에 트랜지스터를 형성하는 공정과, 상기 트랜지스터가 형성된 반도체기판 전면에 층간절연막(6)을 형성하는 공정, 상기 층간절연막을 선택적으로 식각하여 콘택홀을 형성하는 공정, 결과물 전면에 제1도전층(8)을 형성하는 공정, 상기 제1도전층(8)상부 및 반도체기판 후면에 식각마스크층(11)을 형성하는 공정, 상기 식각마스크층(11)을 선택적으로 식각하여 상기 제1도전층의 커패시터 스토리지노드 부위를 노출시키는 공정, 상기 노출된 제1도전층 표면을 습식식각한 다음 플라즈마를 이용하여 라이트에 치하여 표면에 요철을 형성하는 공정, 상기 식각마스크층을 제거하는 공정, 및 상기 제1도전층을 스토리지노드패턴으로 패터닝하여 스토리지노드(8A)를 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 메모리장치 제조방법.
  3. 제2항에 있어서, 상기 제1도전층은 폴리실리콘으로 형성하는 것을 특징으로 하는 반도체 메모리장치 제조방법.
  4. 제2항에 있어서, 상기 식각마스크층은 습식식각에 대해 상기 제1도전층에 대한 식각선택성이 있는 물질로 형성하는 것을 특징으로 하는 반도체 메모리장치 제조방법.
  5. 제2항에 있어서, 상기 식각마스크층은 산화막으로 형성하는 것을 특징으로 하는 반도체 메모리장치 제조방법.
  6. 제2항에 있어서, 상기 제1도전층의 습식식각은 KOH용액을 이용하여 행하는 것을 특징으로 하는 반도체 메모리장치 제조방법.
  7. 제2항에 있어서, 상기 제1도전층을 플라즈마에 의해 라이트에치하는 공정은 CF4와 과잉 O2플라즈마를 이용하여 행함을 특징으로 하는 반도체 메모리장치 제조방법.
  8. 제2항에 있어서, 상기 제1도전층의 습식식각공정은 제1도전층의 표면이 적어도 100A이상 식각되도록 행하는 것을 특징으로 하는 반도체 메모리장치 제조방법.
  9. 제7항에 있어서, 상기 CF4와 과잉 O2플라즈마를 이용한 제1도전층 식각시 O2량을 CF4가스의 1배이상 사용하는 것을 특징으로 하는 반도체 메모리장치 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940000993A 1994-01-19 1994-01-19 반도체 메모리장치 제조방법 KR0151191B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940000993A KR0151191B1 (ko) 1994-01-19 1994-01-19 반도체 메모리장치 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940000993A KR0151191B1 (ko) 1994-01-19 1994-01-19 반도체 메모리장치 제조방법

Publications (2)

Publication Number Publication Date
KR950024345A true KR950024345A (ko) 1995-08-21
KR0151191B1 KR0151191B1 (ko) 1998-10-01

Family

ID=19375966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940000993A KR0151191B1 (ko) 1994-01-19 1994-01-19 반도체 메모리장치 제조방법

Country Status (1)

Country Link
KR (1) KR0151191B1 (ko)

Also Published As

Publication number Publication date
KR0151191B1 (ko) 1998-10-01

Similar Documents

Publication Publication Date Title
KR970024206A (ko) 반도체 기억소자의 캐패시터 제조방법.
KR950024345A (ko) 반도체 메모리장치 제조방법
KR970054008A (ko) 반도체 장치의 커패시터 제조방법
KR960026870A (ko) 반도체소자의 캐패시터 제조방법
KR970018744A (ko) 반도체 메모리장치 제조방법
KR960026811A (ko) 반도체소자의 캐패시터 제조방법
KR960026804A (ko) 반도체소자의 스택 캐패시터 제조방법
KR960026854A (ko) 반도체소자의 캐패시터 제조방법
KR950030235A (ko) 반도체 장치의 콘택홀 형성방법
KR970003959A (ko) 캐패시터의 전하저장전극 형성방법
KR970054549A (ko) 반도체 장치의 커패시터 제조방법
KR950021548A (ko) 반도체 메모리장치의 커패시터 및 이의 제조방법
KR960026741A (ko) 반도체소자의 캐패시터 제조방법
KR960026793A (ko) 반도체소자의 캐패시터 제조방법
KR960026791A (ko) 반도체소자의 캐패시터 제조방법
KR960026790A (ko) 반도체소자의 캐패시터 제조방법
KR970054245A (ko) 반도체소자의 저장전극 형성방법
KR950034730A (ko) 반도체 메모리 장치에서의 캐패시터 제조 방법
KR970054043A (ko) 반도체 메모리장치의 커패시터 제조방법
KR970054044A (ko) 반도체 소자의 캐패시터 제조방법
KR950024346A (ko) 반도체 메모리장치 제조방법
KR970030678A (ko) 반도체 장치의 커패시터 제조 방법
KR970018496A (ko) 반도체 소자의 저장전극 형성방법
KR960026864A (ko) 반도체소자의 캐패시터 제조방법
KR960026856A (ko) 반도체소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee