KR950024346A - 반도체 메모리장치 제조방법 - Google Patents
반도체 메모리장치 제조방법 Download PDFInfo
- Publication number
- KR950024346A KR950024346A KR1019940000997A KR19940000997A KR950024346A KR 950024346 A KR950024346 A KR 950024346A KR 1019940000997 A KR1019940000997 A KR 1019940000997A KR 19940000997 A KR19940000997 A KR 19940000997A KR 950024346 A KR950024346 A KR 950024346A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive layer
- storage node
- forming
- capacitor
- layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 메모리장치의 제조방법에 관한 것으로, 작은 면적에서 대용량을 갖는 커패시터를 형성하기 위해 반도체기판상에 게이트절연막, 게이트전극, 소오스 및 드레인영역으로 이루어진 트랜지스터를 형성하는 공정과, 상기 트랜지스터가 형성된 결과를 전면에 평탄화층, 식각저지층, 제1도전층을 차례로 형성하는 공정, 상기 제1도전층과 식각저지층 및 평탄화층을 선택적으로 식각하여 상부에 경사부분을 가지는 스토리지노드 콘택을 형성하는 공정, 상기 결과를 전면에 제2도전층을 형성하는 공정, 상기 제2도전층 및 제1도전층을 선택적으로 식각하여 엣지영역이 경사진 스토리지노드패턴을 형성함과 동시에 스토리지노드간 격리영역을 정의하는 공정, 상기 스토리지노드 콘택과 스토리지노드간 격리영역을 절연막으로 매몰시키는 공정, 상기 제1도전층이 일정두께 남도록 제2도전층 및 제1도전층을 선택적으로 식각하여 내부기둥과 외부기둥을 갖춘 커패시터 스토리지노드를 형성하는 공정, 상기 절연막을 제거하는 공정, 상기 커패시터 스토리지노드 전표면에 커패시터 유전체막을 형성하는 공정, 상기 커패시터 스토리지노드 전표면에 커패시터 유전체막을 형성하는 공정, 및 상기 커패시터 유전체막 전면에 커패시터 플레이트전극을 형성하는 공정으로 이루어지는 것을 특징으로 하는 반도체 메모리장치 제조방법을 제공한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 반도체 메모리장치 제조방법을 도시한 공정순서도.
Claims (4)
- 반도체기판상에 게이트절연막(2), 게이트전극(3), 소오스 및 드레인영역(S/D)으로 이루어진 트랜지스터를 형성하는 공정과, 상기 트랜지스터가 형성된 결과물 전면에 평탄화층(4), 식각저지층(5), 제1도전층(13)을 차례로 형성하는 공정, 상기 제1도전층(13)과 식각저지층(5) 및 평탄화층(4)을 선택적으로 식각하여 상부에 경사부분(13A)을 가지는 스토리지노드 콘택(6)을 형성하는 공정, 상기 제2도전층(l4) 및 제1도전층(13)을 선택적으로 식각하여 엣지영역이 경사진 스트리지노드패턴을 형성함과 동시에 스토리지노드간 격리영역(9)을 정의하는 공정, 상기 스토리지노드 콘택과 스토리지노드간 격리영역을 절연막(15)으로 매몰시키는 공정, 상기 제1도전층(13)이 일정두께 남도록 제2도전층(14) 및 제1도전층(13)을 선택적으로 식각하여 내부기둥(A)과 외부기둥(B)을 갖춘 커패시터 스토리지노드를 형성하는 공정, 상기 절연막(15)을 제거하는 공정, 상기 커패시터 스트리지노드 전표면에 커패시터 유전체막(16)을 형성하는 공정, 및 상기 커패시터 유전체막(16) 전면에 커패시터 플레이트전극(l7)을 형성하는 공정으로 이루어지는 것을 특징으로 하는 반도체 메모리장치 제조방법.
- 제1항에 있어서, 상기 제1도전층은 5000A정도의 두께로 형성하는 것을 특징으로 하는 반도체 메모리장치 제조방법.
- 제1항에 있어서. 상기 스토리지노드의 내부기둥(A)은 상기 스트리지노드 콘택 상부의 경사부분의 폭과 동일한 두께를 가지는 것을 특징으로 하는 반도체 메모리장치 제조방법.
- 제1항에 있어서, 상기 스토리지노드의 외부기둥(B)은 상기 스토리지노드패턴의 엣지부분의 경사진 영역의 폭과 동일한 두께를 가지는 것을 특징으로 하는 반도체 메모리장치 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940000997A KR100304948B1 (ko) | 1994-01-19 | 1994-01-19 | 반도체메모리장치제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940000997A KR100304948B1 (ko) | 1994-01-19 | 1994-01-19 | 반도체메모리장치제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950024346A true KR950024346A (ko) | 1995-08-21 |
KR100304948B1 KR100304948B1 (ko) | 2001-11-30 |
Family
ID=37529994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940000997A KR100304948B1 (ko) | 1994-01-19 | 1994-01-19 | 반도체메모리장치제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100304948B1 (ko) |
-
1994
- 1994-01-19 KR KR1019940000997A patent/KR100304948B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100304948B1 (ko) | 2001-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960006012A (ko) | 불휘발성 반도체 메모리 소자 및 그의 제조방법 | |
KR940016805A (ko) | 반도체 소자의 적층 캐패시터 제조 방법 | |
KR950024346A (ko) | 반도체 메모리장치 제조방법 | |
KR950024334A (ko) | 반도체장치 제조방법 | |
KR970018744A (ko) | 반도체 메모리장치 제조방법 | |
KR940022861A (ko) | 메모리 소자의 커패시터 제조방법 | |
KR970054008A (ko) | 반도체 장치의 커패시터 제조방법 | |
KR960002790A (ko) | 반도체 메모리 소자 및 그의 제조방법 | |
KR960032747A (ko) | 반도체 소자의 캐패시터 형성방법 | |
KR920022507A (ko) | 반도체 메모리 소자의 제조방법 | |
KR960036058A (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR960039378A (ko) | 반도체 메모리장치의 커패시터 제조방법 | |
KR970053995A (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR950024345A (ko) | 반도체 메모리장치 제조방법 | |
KR950030356A (ko) | 반도체장치 제조방법 | |
KR960006023A (ko) | 반도체 메모리장치의 제조방법 | |
KR920013724A (ko) | 반도체 메모리 소자의 커패시터 제조방법 | |
KR950015783A (ko) | 반도체 메모리장치 및 그 제조방법 | |
KR970003959A (ko) | 캐패시터의 전하저장전극 형성방법 | |
KR950021548A (ko) | 반도체 메모리장치의 커패시터 및 이의 제조방법 | |
KR970008606A (ko) | 반도체메모리셀 및 그 제조방법 | |
KR970051931A (ko) | 반도체 메모리 장치 및 그 제조 방법, 이에 사용되는 마스크 | |
KR940016786A (ko) | 반도체 메모리 장치의 제조 방법 | |
KR960006001A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR930003346A (ko) | 고집적도 디바이스를 위한 콘택 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |