KR920013724A - 반도체 메모리 소자의 커패시터 제조방법 - Google Patents
반도체 메모리 소자의 커패시터 제조방법 Download PDFInfo
- Publication number
- KR920013724A KR920013724A KR1019900021455A KR900021455A KR920013724A KR 920013724 A KR920013724 A KR 920013724A KR 1019900021455 A KR1019900021455 A KR 1019900021455A KR 900021455 A KR900021455 A KR 900021455A KR 920013724 A KR920013724 A KR 920013724A
- Authority
- KR
- South Korea
- Prior art keywords
- nitride film
- oxide film
- buried contact
- film
- memory device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 239000003990 capacitor Substances 0.000 title claims description 4
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 150000004767 nitrides Chemical class 0.000 claims 7
- 230000001681 protective effect Effects 0.000 claims 4
- 238000000151 deposition Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 238000003860 storage Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2도(a)-(o)는 본 발명에 따른 반도체 메모리 소자의 커패시터 제조를 설명하기 위한 공정도이다.
Claims (2)
- 반도체 기판상에 필드산화막,게이트,소오스 및 드레인영역을 형성하고 전면에 절연용산화막,소정두께의 보호용 질화막을 도포하는 공정과, 배리드콘택을 위하여 소정부분의 상기 보호용 질화막 및 절연용 산화막을 제거하고 전면에 배리드콘택부위 확장 방지용 질화막을 증착시키는 공정과,상기 배리드콘택부위 확장 방지용 질화막을 에치백하여 배티드콘택부위의 양측에 측벽을 형성하는 공정과, 상기 배티드콘택부위를 산화하여 소정두께의 산화막을 형성하는 공정과, 상기 소정두께의 산화막을 제거하여 배리드콘택부위에 웅덩이를 형성하고 남아있는 상기 보호용 질화막과 상기 측벽을 제거하는 공정과, 그위에 스토리지노드, 유전체막, 플레이트를 차례로 형성하는 공정으로 이루어진 반도체 메모리소자의 커패시터 제조방법.
- 제1항에 있어서, 상기 보호용질화막의 두께는 500A-1000A이며, 상기 배리드콘택부위 확장방지용 질화막의 두께는 2000A-3000A이며, 상기 배리드콘택부위의 산화막의 두께는 5000A-6000A으로 한것을 특징으로하는 반도체 메모리 소자의 커패시터 제조방법.※참고사항: 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900021455A KR930006978B1 (ko) | 1990-12-22 | 1990-12-22 | 반도체 메모리 소자의 커패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900021455A KR930006978B1 (ko) | 1990-12-22 | 1990-12-22 | 반도체 메모리 소자의 커패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920013724A true KR920013724A (ko) | 1992-07-29 |
| KR930006978B1 KR930006978B1 (ko) | 1993-07-24 |
Family
ID=19308169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900021455A KR930006978B1 (ko) | 1990-12-22 | 1990-12-22 | 반도체 메모리 소자의 커패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930006978B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8853694B2 (en) | 2012-01-09 | 2014-10-07 | Samsung Electronics Co., Ltd. | Chip on film package including test pads and semiconductor devices including the same |
-
1990
- 1990-12-22 KR KR1019900021455A patent/KR930006978B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8853694B2 (en) | 2012-01-09 | 2014-10-07 | Samsung Electronics Co., Ltd. | Chip on film package including test pads and semiconductor devices including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930006978B1 (ko) | 1993-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920017248A (ko) | 반도체 메모리 소자의 커패시터 제조방법 | |
| KR960024604A (ko) | 이중 채널 박막트랜지스터 및 그 제조방법 | |
| KR920013724A (ko) | 반도체 메모리 소자의 커패시터 제조방법 | |
| KR930001458A (ko) | 반도체 메모리 소자의 제조방법 | |
| KR950007106A (ko) | 디램(dram)셀 커패시터 제조방법 | |
| KR970054438A (ko) | 경사진 게이트 산화막을 갖는 전력용 모스 소자 및 그 제조 방법 | |
| KR940008072A (ko) | 반도체 소자의 고축적 용량을 갖는 캐패시터 제조 방법 | |
| KR930015005A (ko) | 디램셀의 제조방법 | |
| KR940016887A (ko) | 반도체 소자의 미세 게이트전극 형성방법 | |
| KR940022861A (ko) | 메모리 소자의 커패시터 제조방법 | |
| KR920022507A (ko) | 반도체 메모리 소자의 제조방법 | |
| KR920015531A (ko) | 반도체 메모리소자의 커패시터 제조방법 | |
| KR950024346A (ko) | 반도체 메모리장치 제조방법 | |
| KR970003520A (ko) | 미세 반도체 소자의 콘택홀 형성방법 | |
| KR900017148A (ko) | 고집적 트렌치형 디램 셀의 제조방법 | |
| KR920015564A (ko) | 반도체 메모리소자의 제조방법 | |
| KR940008095A (ko) | 반도체메모리장치의 제조방법 | |
| KR930003390A (ko) | 살리사이드를 이용한 디램 제조 방법 | |
| KR950030356A (ko) | 반도체장치 제조방법 | |
| KR920020674A (ko) | 반도체 장치 및 그 제조방법 | |
| KR960043203A (ko) | 반도체장치의 제조방법 | |
| KR940022854A (ko) | 반도체장치의 접촉창 형성방법 | |
| KR920010968A (ko) | 적층캐패시터 제조방법 | |
| KR920017282A (ko) | 반도체 메모리소자의 커패시터 제조방법 | |
| KR910017634A (ko) | 메모리 셀 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020618 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |