KR920020674A - 반도체 장치 및 그 제조방법 - Google Patents
반도체 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR920020674A KR920020674A KR1019910005916A KR910005916A KR920020674A KR 920020674 A KR920020674 A KR 920020674A KR 1019910005916 A KR1019910005916 A KR 1019910005916A KR 910005916 A KR910005916 A KR 910005916A KR 920020674 A KR920020674 A KR 920020674A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- sidewall
- doped
- oxide film
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims 5
- 238000004519 manufacturing process Methods 0.000 title description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 11
- 229920005591 polysilicon Polymers 0.000 claims 11
- 239000002184 metal Substances 0.000 claims 3
- 239000012535 impurity Substances 0.000 claims 2
- 239000000758 substrate Substances 0.000 claims 2
- 239000012212 insulator Substances 0.000 claims 1
- 230000035515 penetration Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도(a)-(e)는 본 발명에 따른 제조공정도이다.
Claims (3)
- 산화막으로 소자격리된 반도체 장치에 있어서, 상기 산화막상에서 소정의 길이만큼 연장된 도핑된 제1폴리실리콘과, 상기 제1폴리실리콘과 연결되며 상기 산화막의 측면에 마련된 도핑된 제2폴리 실리콘 측벽과, 상기 제2폴리실리콘 측벽의 하부에 형성된 소오스 및 드레인영역과, 상기 제2폴리실리콘 측벽사이의 범위로 제한된 게이트와, 상기 제1폴리실리콘상에 연결된 금속층으로 구성된 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 소오스 및 드레인영역은 상기 제2폴리실리콘 측벽에 도핑된 불순물의 침투로 형성된 것을 특징으로 하는 반도체 장치.
- 반도체 기판상에 산화막, 도핑된 제1폴리실리콘을 도포하고 액티브 영역의 상기 반도체 기판을 노출시키는 공정과, 측면에 도핑된 제2폴리실리콘으로 된 측벽을 형성시키는 공정과, 상기 측벽의 반대편의 상기 제1폴리실리콘을 소정의 길이로 제한하고 전면에 게이트 산화막을 성장시키면서 상기 측벽에 도핑된 불순물에 의해 상기 측벽하부에 소오스 및 드레인 영역을 형성시키는 공정과, 상기 측벽으로 제한된 게이트를 형성하는 공정과, 절연체로 절연시키고 상기 제1폴리실리콘에 콘택을 낸후 메탈로 연결시키는 공정으로 이루어진 반도체 장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910005916A KR940001151B1 (ko) | 1991-04-12 | 1991-04-12 | 반도체 장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910005916A KR940001151B1 (ko) | 1991-04-12 | 1991-04-12 | 반도체 장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920020674A true KR920020674A (ko) | 1992-11-21 |
| KR940001151B1 KR940001151B1 (ko) | 1994-02-14 |
Family
ID=19313221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910005916A KR940001151B1 (ko) | 1991-04-12 | 1991-04-12 | 반도체 장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940001151B1 (ko) |
-
1991
- 1991-04-12 KR KR1019910005916A patent/KR940001151B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940001151B1 (ko) | 1994-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940020594A (ko) | 에스오아이(SOI : silicon on insulator) 구조의 반도체 장치 제조방법 | |
| KR930005257A (ko) | 박막 전계효과 소자 및 그의 제조방법 | |
| KR970060510A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR930006972A (ko) | 전계 효과 트랜지스터의 제조 방법 | |
| KR890003038A (ko) | 페데스탈 구조를 가지는 반도체 제조 공정 | |
| KR970054334A (ko) | 박막트랜지스터 및 그의 제조방법 | |
| KR920010963A (ko) | Soi형 종채널 fet 및 그 제조방법 | |
| KR960024604A (ko) | 이중 채널 박막트랜지스터 및 그 제조방법 | |
| KR960005896A (ko) | 박막트랜지스터 제조방법 | |
| KR920022562A (ko) | 반도체 집적 회로 제조방법 | |
| KR890012400A (ko) | 트랜치를 갖는 반도체 장치와 그의 제조방법 | |
| KR920020674A (ko) | 반도체 장치 및 그 제조방법 | |
| KR930009116A (ko) | 박막트랜지스터와 그의 제조방법 | |
| KR970054438A (ko) | 경사진 게이트 산화막을 갖는 전력용 모스 소자 및 그 제조 방법 | |
| KR950004612A (ko) | 저농도 드레인(ldd) 영역을 갖는 모스(mos) 트랜지스터 제조방법 | |
| KR970054387A (ko) | 모스트랜지스터 제조 방법 | |
| KR970018704A (ko) | 수직구조의 mos트랜지스터를 갖는 반도체장치 및 그 제조방법 | |
| KR940010382A (ko) | 트랜지스터 제조방법 | |
| KR920010827A (ko) | 반도체 장치의 소자격리 방법 | |
| KR970054470A (ko) | 디램 셀(DRAM cell) 트랜지스터 및 그 제조방법 | |
| KR940010387A (ko) | 반도체 소자 제조방법 | |
| KR950025929A (ko) | 트랜지스터 제조방법 | |
| KR950012645A (ko) | 반도체 장치의 박막 트랜지스터 제조방법 | |
| KR960002696A (ko) | 박막트랜지스터 제조 방법 | |
| KR910001930A (ko) | 자기정렬된 저도핑된 접합형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030120 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |