KR920015564A - 반도체 메모리소자의 제조방법 - Google Patents
반도체 메모리소자의 제조방법 Download PDFInfo
- Publication number
- KR920015564A KR920015564A KR1019910000112A KR910000112A KR920015564A KR 920015564 A KR920015564 A KR 920015564A KR 1019910000112 A KR1019910000112 A KR 1019910000112A KR 910000112 A KR910000112 A KR 910000112A KR 920015564 A KR920015564 A KR 920015564A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- manufacturing
- memory device
- semiconductor memory
- trench
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims 3
- 238000004519 manufacturing process Methods 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims 2
- 239000003990 capacitor Substances 0.000 claims 1
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- 229910021332 silicide Inorganic materials 0.000 claims 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도 (a)~(d)는 본 발명에 따른 제조공정을 설명하기 위한 배치도, 제4도 (a)는 제3도 (b)의 D-D선 단면도이며, 제4도 (b)는 제3도의 (c)의 E-E선 단면도이며 제4도는 (c)는 제3도 (d)의 F-F선 단면도이며 제4도 (d)는 최종단면도이다.
Claims (1)
- 반도체 기판의 소정의 부분에 트랜치를 형성하고 채널스톱을 위한 이온주입후 제1산화막, 비트라인용 실리사이드로 상기 트랜치를 메운 다음 상기 반도체 기판이 드러나도록 에치백하는 공정과, 전면에 제2산화막을 도포한 후 액티브 영역상의 상기 제2산화막을 제거하는 공정과, 그 위에 게이트, 소오스 및 드레인 영역을 통상의 공정으로 형성하고 상기 비트라인용 살리사이드와 상기 드레인영역에 콘택을 낸 후 전도체막으로 연결하는공정과, 그 위에 커패시터를 형성하는 공정으로 이루어진 반도체 메모리소자의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910000112A KR930008071B1 (ko) | 1991-01-07 | 1991-01-07 | 반도체 메모리소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910000112A KR930008071B1 (ko) | 1991-01-07 | 1991-01-07 | 반도체 메모리소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920015564A true KR920015564A (ko) | 1992-08-27 |
| KR930008071B1 KR930008071B1 (ko) | 1993-08-25 |
Family
ID=19309496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910000112A KR930008071B1 (ko) | 1991-01-07 | 1991-01-07 | 반도체 메모리소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930008071B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100333360B1 (ko) * | 1999-07-29 | 2002-04-18 | 박종섭 | 반도체장치의 제조방법 |
-
1991
- 1991-01-07 KR KR1019910000112A patent/KR930008071B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100333360B1 (ko) * | 1999-07-29 | 2002-04-18 | 박종섭 | 반도체장치의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930008071B1 (ko) | 1993-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920015603A (ko) | 반도체 소자의 격리막 형성방법 | |
| KR960024604A (ko) | 이중 채널 박막트랜지스터 및 그 제조방법 | |
| KR920017248A (ko) | 반도체 메모리 소자의 커패시터 제조방법 | |
| KR920015564A (ko) | 반도체 메모리소자의 제조방법 | |
| KR970023872A (ko) | 모스 트랜지스터의 제조방법 | |
| KR900004035A (ko) | 서로 다른 동작영역을 갖는 모스트랜지스터의 제조방법 | |
| KR920016611A (ko) | 금속실리사이드 보호층 제조방법 | |
| KR930001480A (ko) | 트랜치 베리드 ldd mosfet의 구조 및 제조 방법 | |
| KR930003423A (ko) | 반도체 장치의 제조방법 | |
| KR920013724A (ko) | 반도체 메모리 소자의 커패시터 제조방법 | |
| KR970054387A (ko) | 모스트랜지스터 제조 방법 | |
| KR920015592A (ko) | Ldd구조의 트랜지스터 제조방법 | |
| KR970018698A (ko) | 국부산화를 이용한 모스 트랜지스터 제조방법 | |
| KR970054501A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 | |
| KR910017635A (ko) | 메모리 셀 커패시터 제조방법 | |
| KR920017251A (ko) | 다이오드 결합형 에스램 셀의 제조방법 | |
| KR930020716A (ko) | Itldd 구조의 반도체장치의 제조방법 | |
| KR950021647A (ko) | 디램셀 형성방법 | |
| KR910016099A (ko) | 듀얼게이트 트랜지스터 제조방법 | |
| KR960019603A (ko) | 박막 트랜지스터의 제조방법 | |
| KR920015424A (ko) | 반도체 제조 방법 | |
| KR920022507A (ko) | 반도체 메모리 소자의 제조방법 | |
| KR920015531A (ko) | 반도체 메모리소자의 커패시터 제조방법 | |
| KR970003964A (ko) | 모스 (mos) 트랜지스터 제조 방법 | |
| KR960005885A (ko) | 박막트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050721 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |