KR920016611A - 금속실리사이드 보호층 제조방법 - Google Patents
금속실리사이드 보호층 제조방법 Download PDFInfo
- Publication number
- KR920016611A KR920016611A KR1019910002901A KR910002901A KR920016611A KR 920016611 A KR920016611 A KR 920016611A KR 1019910002901 A KR1019910002901 A KR 1019910002901A KR 910002901 A KR910002901 A KR 910002901A KR 920016611 A KR920016611 A KR 920016611A
- Authority
- KR
- South Korea
- Prior art keywords
- drain
- source
- metal silicide
- contact hole
- gate electrode
- Prior art date
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
Landscapes
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제4도는 본 발명의 공정방법에 의하여 보호층인 폴리실리콘을 사용하여 콘택홀 형성시 금속 실리사이드(Silicide) 손실(loss)을 최소화시키는 공정단계를 도시한 단면도.
Claims (1)
- 실리콘 기판 상부에 예정된 영역에 필드산화막을 형성하고 노출된 실리콘 기판 상부의 예정된 영역에 게이트산화막, 게이트전극을 형성한 다음, 이온주입 공정으로 소오스/드레인을 형성하고 게이트 및 소오스/드레인의 먼저항을 낮추고 금속층과 콘택저항을 줄이기 위하여 상기 게이트전극 및 소오스/드레인 상부에 금속실리사이드를 형성한 다음, 전체적으로 산화막을 형성하고 예정된 게이트 전극 또는 소오스/드레인의 금속실리사이드 상부에 콘택홀을 형성한 다음 도전층을 증착하여 콘택시키는 반도체 소자 제조방법에 있어서, 예정된 게이트전극 또는 소오스/드레인의 실리사이드 상부의 산화막을 식각하여 콘택홀을 형성할때 금속실리사이드가 손상되는 것을 방지하기 위하여, 게이트 전극 및 소오스/드레인 상부에 금속실리사이드를 형성한 다음, 상기 금속실리사이드를 포함하는 전체구성 상부에 폴리실리콘을 형성한후, 콘택홀이 형성될 게이트전극 또는 소오스/드레인 상부에만 선택적으로 폴리실리콘을 남기고 나머지는 모두 제거하고 전체구조 상부에 산화막을 형성하고, 콘택홀이 형성될 부분의 산화막을 식각하여 콘택홀을 형성하고 계속하여 노출되는 폴리실리콘을 식각하여 제거한후, 도전층을 콘택홀의 실리사이드에 콘택시키는 것을 특징으로 하는 금속실리사이드 보호층 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910002901A KR0183019B1 (ko) | 1991-02-22 | 1991-02-22 | 금속실리사이드 보호층 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910002901A KR0183019B1 (ko) | 1991-02-22 | 1991-02-22 | 금속실리사이드 보호층 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920016611A true KR920016611A (ko) | 1992-09-25 |
| KR0183019B1 KR0183019B1 (ko) | 1999-04-01 |
Family
ID=19311401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910002901A KR0183019B1 (ko) | 1991-02-22 | 1991-02-22 | 금속실리사이드 보호층 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0183019B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100683402B1 (ko) * | 2005-11-15 | 2007-02-15 | 동부일렉트로닉스 주식회사 | 반도체 소자의 컨택 홀 형성 방법 및 그 구조 |
-
1991
- 1991-02-22 KR KR1019910002901A patent/KR0183019B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0183019B1 (ko) | 1999-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900000981A (ko) | 반도체장치의 제조방법 | |
| KR980003732A (ko) | 액정표시소자의 제조방법 | |
| KR960024604A (ko) | 이중 채널 박막트랜지스터 및 그 제조방법 | |
| KR890003028A (ko) | 고저항 다결정 실리콘의 제조방법 | |
| KR940002952A (ko) | 반도체 장치 및 그 제조방법 | |
| KR920016611A (ko) | 금속실리사이드 보호층 제조방법 | |
| KR930009116A (ko) | 박막트랜지스터와 그의 제조방법 | |
| KR960026459A (ko) | 트랜지스터 제조방법 | |
| KR930003430A (ko) | 반도체 장치 및 그 제조방법 | |
| KR940016892A (ko) | 불순물 농도가 선형적으로 변하는 소오스-드레인을 갖는 폴리실리콘 박막 트랜지스터의 제조방법 | |
| KR950015658A (ko) | 반도체소자 제조방법 | |
| KR960026170A (ko) | 콘택 홀 제조 방법 | |
| KR940010387A (ko) | 반도체 소자 제조방법 | |
| KR960026441A (ko) | 반도체 소자 제조방법 | |
| KR960032652A (ko) | 게이트 전극 형성방법 | |
| KR960002676A (ko) | 반도체 소자의 도전층 형성방법 | |
| KR950012717A (ko) | 반도체 소자 제조 방법 | |
| KR940016845A (ko) | 반도체 집적회로의 고저항부하와 제조방법 | |
| KR900003999A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR920010827A (ko) | 반도체 장치의 소자격리 방법 | |
| KR970008337A (ko) | 반도체 장치의 웰 형성방법 | |
| KR960026179A (ko) | 반도체 소자의 콘택구조 및 콘택형성방법 | |
| KR960043203A (ko) | 반도체장치의 제조방법 | |
| KR910017634A (ko) | 메모리 셀 커패시터 제조방법 | |
| KR950024331A (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081125 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |