KR960032652A - 게이트 전극 형성방법 - Google Patents
게이트 전극 형성방법 Download PDFInfo
- Publication number
- KR960032652A KR960032652A KR1019950003739A KR19950003739A KR960032652A KR 960032652 A KR960032652 A KR 960032652A KR 1019950003739 A KR1019950003739 A KR 1019950003739A KR 19950003739 A KR19950003739 A KR 19950003739A KR 960032652 A KR960032652 A KR 960032652A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- conductive layer
- intrinsic polysilicon
- gate electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 9
- 230000015572 biosynthetic process Effects 0.000 title 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 9
- 229920005591 polysilicon Polymers 0.000 claims abstract 9
- 239000004065 semiconductor Substances 0.000 claims abstract 4
- 229910052723 transition metal Inorganic materials 0.000 claims abstract 4
- 150000003624 transition metals Chemical class 0.000 claims abstract 4
- 238000010438 heat treatment Methods 0.000 claims abstract 2
- 238000004519 manufacturing process Methods 0.000 claims abstract 2
- 238000000059 patterning Methods 0.000 claims abstract 2
- 239000000758 substrate Substances 0.000 claims abstract 2
- 125000006850 spacer group Chemical group 0.000 claims 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 1
- 239000012535 impurity Substances 0.000 claims 1
- 229910052719 titanium Inorganic materials 0.000 claims 1
- 239000010936 titanium Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract 1
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자 제조공정 중 게이트 전극 형성방법에 있어서, 반도체 기판(11) 상부에 게이트 절연층(13), 전도층(14), 진성 폴리실리콘층(15)을 차례로 형성하는 제1단계; 상기 진성 폴리실리콘층(15), 전도층(14), 게이트 절연층(13)을 소정 패턴으로 패터닝하는 제2단계; 노출된 상기 진성 폴리실리콘층(15) 상에 전이 금속층을 형성한 후, 열처리하는 제3단계, 및 전체구조 표면에 산화층(21)을 형성하는 제4단계를 포함하는 것을 특징으로 하여, 금속 화합물의 침투에 의한 게이트 절연층(13)의 막질 저하를 방지하고, 전이금속의 선택성을 향상시켜 소자의 전기적 특성, 특히 신뢰성을 향상시킬수 있는 특유의 효과가 있는 게이트 전극 형성방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2E도는 본 발명에 따른 MOS 트랜지스터의 형성 공정도
Claims (5)
- 반도체 소자 제조공정 중 게이트 전극 형성방법에 있어서, 반도체기판 상부에 게이트 절연층, 전도층, 진성 폴리실리콘층을 차례로 형성하는 제1단계; 상기 진성 폴리실리콘층, 전도층, 게이트 절연층을 소정 패텅으로 패터닝하는 제2단계; 노출된 상기 진성 폴리실리콘층 상에 전이금속층을 형성한 후, 열처리하는 제3단계; 및 전체구조 표면에 산화층을 형성하는 제4단계를 포함하는 것을 특징으로 하는 게이트 전극 형성방법.
- 제1항에 있어서, 상기 제2단계는, 상기 진성 폴리실리콘층의 예정된 부위를 제거하는 제5단계; 상기 제5단계 수행 후, 노출된 상기 전도층의 일부두께를 제거하는 제6단계; 상기 진성 폴리실리콘층 및 전도층의 측벽에 제1절연 스페이서를 형성한 후, 노출된 상기 나머지 전도층을 제거하는 제7단계; 상기 제1절연 스페이서 및 전도층 측면에 제2절연 스페이서를 형성하는 제8단계를 포함하는 것을 특징으로 하는 게이트 전극 형성방법.
- 제2항에 있어서, 상기 제8단계는, 제2절연 스페이서를 형성할 때 노출되는 게이트 절연층을 함께 제거하는 것을 특징으로 하는 게이트 전극 형성방법.
- 제1항 또는 제2항에 있어서, 상기 전도층은, 소정 불순물이 도핑된 폴리실리콘층인 것을 특징으로 하는 게이트 전극 형성방법.
- 제1항 또는 제2항에 있어서, 상기 전이금속층은, 티타늄층인 것을 특징으로 하는 게이트 전극 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950003739A KR0172290B1 (ko) | 1995-02-24 | 1995-02-24 | 모스트랜지스터 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950003739A KR0172290B1 (ko) | 1995-02-24 | 1995-02-24 | 모스트랜지스터 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960032652A true KR960032652A (ko) | 1996-09-17 |
KR0172290B1 KR0172290B1 (ko) | 1999-03-30 |
Family
ID=19408781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950003739A KR0172290B1 (ko) | 1995-02-24 | 1995-02-24 | 모스트랜지스터 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0172290B1 (ko) |
-
1995
- 1995-02-24 KR KR1019950003739A patent/KR0172290B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR0172290B1 (ko) | 1999-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960024604A (ko) | 이중 채널 박막트랜지스터 및 그 제조방법 | |
KR960019770A (ko) | 상보형 모스 소자의 게이트 전극 형성 방법 | |
KR950001901A (ko) | 콘택홀 제조방법 | |
KR910007083A (ko) | 반도체 장치 제조 방법 | |
KR960032652A (ko) | 게이트 전극 형성방법 | |
KR100201781B1 (ko) | 박막 트랜지스터 형성방법 | |
KR950021107A (ko) | 콘택홀 형성방법 | |
KR920016611A (ko) | 금속실리사이드 보호층 제조방법 | |
KR950034409A (ko) | 반도체 소자의 접속장치 형성방법 | |
KR960043170A (ko) | 반도체 소자 제조방법 | |
KR950004548A (ko) | 반도체소자 제조방법 | |
KR940016880A (ko) | 자기정렬된 실리사이드에 의한 콘택트홀 형성 방법 | |
KR960043203A (ko) | 반도체장치의 제조방법 | |
KR970054331A (ko) | 저저항 및 고저항의 게이트 전극을 구비하는 반도체 소자 제조방법 | |
KR970003847A (ko) | 반도체 소자의 콘택 제조방법 | |
KR960002696A (ko) | 박막트랜지스터 제조 방법 | |
KR970024168A (ko) | 모스 트랜지스터 및 그의 제조방법(A MOS transistor and a method of fabricating the same) | |
KR960032601A (ko) | 폴리사이드와 폴리사이드간의 접촉방법 | |
KR950015658A (ko) | 반도체소자 제조방법 | |
KR970003529A (ko) | 반도체 소자 제조시 콘택 방법 | |
KR950021273A (ko) | 반도체 모스펫(mosfet) 제조방법 | |
KR960026170A (ko) | 콘택 홀 제조 방법 | |
KR960039214A (ko) | 모스 트랜지스터 제조 방법 | |
KR950034828A (ko) | 구리전극을 적용하는 모스 트랜지스터의 제조방법 및 게이트 구조 | |
KR960026966A (ko) | 트랜지스터의 게이트 구조 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050923 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |