KR940016880A - 자기정렬된 실리사이드에 의한 콘택트홀 형성 방법 - Google Patents
자기정렬된 실리사이드에 의한 콘택트홀 형성 방법 Download PDFInfo
- Publication number
- KR940016880A KR940016880A KR1019920026878A KR920026878A KR940016880A KR 940016880 A KR940016880 A KR 940016880A KR 1019920026878 A KR1019920026878 A KR 1019920026878A KR 920026878 A KR920026878 A KR 920026878A KR 940016880 A KR940016880 A KR 940016880A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- film
- forming
- gate electrode
- contact hole
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 8
- 229910021332 silicide Inorganic materials 0.000 title claims abstract 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract 6
- 230000015572 biosynthetic process Effects 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 150000004767 nitrides Chemical class 0.000 claims abstract 9
- 238000000151 deposition Methods 0.000 claims abstract 6
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 6
- 229920005591 polysilicon Polymers 0.000 claims abstract 6
- 239000000758 substrate Substances 0.000 claims abstract 6
- 239000004020 conductor Substances 0.000 claims abstract 4
- 238000005530 etching Methods 0.000 claims abstract 4
- 125000006850 spacer group Chemical group 0.000 claims abstract 4
- 229910000314 transition metal oxide Inorganic materials 0.000 claims abstract 4
- 239000012535 impurity Substances 0.000 claims abstract 3
- 238000005468 ion implantation Methods 0.000 claims abstract 3
- 229910052723 transition metal Inorganic materials 0.000 claims abstract 3
- 150000003624 transition metals Chemical class 0.000 claims abstract 3
- 229910052751 metal Inorganic materials 0.000 claims abstract 2
- 239000002184 metal Substances 0.000 claims abstract 2
- 230000001590 oxidative effect Effects 0.000 claims abstract 2
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 claims 2
- 238000010438 heat treatment Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 콘택트 홀 형성방법에 관한 것으로 특히 자기정렬된 실리사이드에 의한 콘택트 홀 형성방법에 관한 것으로, 반도체 기판(31)에 게이트 전극(32)을 형성하고 제 1 불순물 이온주입으로 소오스 및 드레인의 N-영역(33)을 형성하고, 상기 게이트 전극 측면에 스페이서용 산화막(34)을 형성하고 제 2 불순물 이온 주입으로 소오스 및 드레인의 N+영역(33)을 형성하는 제 1 단계, 상기 제 1 단계 후에 전이금속막을 반도체 기판 전체에 증착한 후에 고온 열처리하여 반도체 기판과 게이트 전극 상부에 실리사이드(35)을 형성하고 스페이서용 산화막 상에 전이금속 산화막(36)을 증착하는 제 2 단계, 상기 제 2 단계 후에 실리사이드와 전이 금속 산화막 상부에 제 1 절연용 산화막(37)과 제 2 절연용 산화막(38)을 증착하는 제 3 단계, 상기 제 3 단계 후에 제 2 절연용 산화막 상부에 폴리실리콘(39)과 질화막(40)을 순차적으로 증착하고 상기 질화막 상부에 감광막(41)을 도포하고, 평탄화시킨 후에 에치백을 실시하여 필요 부분만을 남기는 제 4 단계, 상기 제 4 단계 후에 감광막을 제거하여 노출된 영역의 질화막을 제거한 후에 남아 있는 감광막을 모두 제거하고 질화막이 도포되지 않은 폴리실리콘 영역을 산화시켜 산화막(42)을 형성하는 제 5 단계, 상기 제 5 단계 후에 산화막을 식각정지층으로 하여 홈 속의 질화막과 폴리 실리콘을 식각한 후에 산화막과 홈속의 제 1 절연용 산화막 및 제 2 절연용 산화막을 식각한 후에 메탈 도전체(43)를 형성하는 제 6 단계를 포함하여 이루어지는 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 3 도는 본 발명에 따른 반도체 소자 콘택트 홀 제조 공정도.
Claims (3)
- 반도체 소자의 콘택트 홀 형성방법에 있어서, 반도체 기판(31)에 게이트 전극(32)을 형성하고 제 1 불순물 이온주입으로 소오스 및 드레인의 N-영역(33)을 형성하고, 상기 게이트 전극 측면에 스페이서용 산화막(34)을 형성하고 제 2 불순물 이온 주입으로 소오스 및 드레인의 N+영역(33)을 형성하는 제 1 단계, 상기 제 1 단계 후에 전이금속막을 반도체 기판 전체에 증착한 후에 고온 열처리하여 반도체 기판과 게이트 전극 상부에 실리사이드(35)을 형성하고 스페이서용 산화막 상에 전이금속 산화막(36)을 증착하는 제 2 단계, 상기 제 2 단계 후에 실리사이드와 전이 금속 산화막 상부에 제 1 절연용 산화막(37)과 제 2 절연용 산화막(38)을 증착하는 제 3 단계, 상기 제 3 단계 후에 제 2 절연용 산화막 상부에 폴리실리콘(39)과 질화막(40)을 순차적으로 증착하고 상기 질화막 상부에 감광막(41)을 도포하고 평탄화시킨 후에 에치백을 실시하여 필요 부분만을 남기는 제 4 단계, 상기 제 4 단계 후에 감광막을 제거하여 노출된 영역의 질화막을 제거한 후에 남아 있는 감광막을 모두 제거하고 질화막이 도포되지 않은 폴리실리콘 영역을 산화시켜 산화막(42)을 형성하는 제 5 단계, 상기 제 5 단계 후에 산화막을 식각정지층으로 하여 홈 속의 질화막과 폴리 실리콘을 식각한 후에 산화막과 홈속의 제 1 절연용 산화막 및 제 2 절연용 산화막을 식각한 후에 메탈 도전체(43)를 형성하는 제 6 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 콘택트 홀 형성방법.
- 제 1 항에 있어서, 상기 메틸 도전체가 접속되는 부위가 소오스 및 드레인 영역의 실리사이드인 것을 특징으로 하는 반도체 소자의 콘택트 홀 형성방법.
- 제 1 항에 있어서, 상기 메틸 도전체가 상기 정렬 방식에 의한 콘택트 홀을 통해서 게이트 전극과 접속되지 않는 것을 특징으로 하는 반도체 소자의 콘택트 홀 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920026878A KR960004087B1 (ko) | 1992-12-30 | 1992-12-30 | 자기 정렬된 실리사이드에 의한 콘택트홀 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920026878A KR960004087B1 (ko) | 1992-12-30 | 1992-12-30 | 자기 정렬된 실리사이드에 의한 콘택트홀 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016880A true KR940016880A (ko) | 1994-07-25 |
| KR960004087B1 KR960004087B1 (ko) | 1996-03-26 |
Family
ID=19348030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920026878A KR960004087B1 (ko) | 1992-12-30 | 1992-12-30 | 자기 정렬된 실리사이드에 의한 콘택트홀 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960004087B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100268803B1 (ko) * | 1997-06-30 | 2000-10-16 | 김영환 | 반도체 소자의 도전층 제조방법 |
| KR100452311B1 (ko) * | 1997-04-11 | 2005-01-17 | 삼성전자주식회사 | 반도체소자의층간절연막및그의제조방법 |
-
1992
- 1992-12-30 KR KR1019920026878A patent/KR960004087B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100452311B1 (ko) * | 1997-04-11 | 2005-01-17 | 삼성전자주식회사 | 반도체소자의층간절연막및그의제조방법 |
| KR100268803B1 (ko) * | 1997-06-30 | 2000-10-16 | 김영환 | 반도체 소자의 도전층 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960004087B1 (ko) | 1996-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW260813B (en) | Method of manufacturing a semiconductor device having low-resistance gate electrode | |
| KR0177785B1 (ko) | 오프셋 구조를 가지는 트랜지스터 및 그 제조방법 | |
| US5742088A (en) | Process having high tolerance to buried contact mask misalignment by using a PSG spacer | |
| KR940016880A (ko) | 자기정렬된 실리사이드에 의한 콘택트홀 형성 방법 | |
| US6238958B1 (en) | Method for forming a transistor with reduced source/drain series resistance | |
| KR100192364B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100418571B1 (ko) | 저농도 도핑 드레인 구조의 모스 트랜지스터 제조방법 | |
| KR100325443B1 (ko) | 모스트랜지스터제조방법 | |
| KR100368971B1 (ko) | 에스오아이 소자의 게이트 및 그 제조방법 | |
| KR0179294B1 (ko) | 반도체 장치의 제조방법 | |
| KR950008259B1 (ko) | 반도체 소자의 엘디디(ldd) 제조 방법 | |
| KR920015619A (ko) | 엘리베이티드 소스/드레인형 mos fet의 제조방법 | |
| JPS63129664A (ja) | 半導体装置の製造方法 | |
| KR100358174B1 (ko) | 반도체장치의소오스및드레인형성방법 | |
| KR100247636B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR930001893B1 (ko) | 씨모스 트랜지스터 제조방법 | |
| KR940010923B1 (ko) | Mosfet의 구조와 제조방법 | |
| KR0152936B1 (ko) | 반도체 소자 제조방법 | |
| KR950021133A (ko) | 반도체 소자 제조방법 | |
| KR950034828A (ko) | 구리전극을 적용하는 모스 트랜지스터의 제조방법 및 게이트 구조 | |
| KR20010038087A (ko) | 반도체 소자의 제조방법 | |
| KR960026766A (ko) | 트랜지스터 제조방법 | |
| KR970024168A (ko) | 모스 트랜지스터 및 그의 제조방법(A MOS transistor and a method of fabricating the same) | |
| KR960042947A (ko) | 고집적 반도체 소자 및 그 국부 연결 방법 | |
| KR950021245A (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090223 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |