KR950021245A - 반도체 소자 제조방법 - Google Patents
반도체 소자 제조방법 Download PDFInfo
- Publication number
- KR950021245A KR950021245A KR1019930030489A KR930030489A KR950021245A KR 950021245 A KR950021245 A KR 950021245A KR 1019930030489 A KR1019930030489 A KR 1019930030489A KR 930030489 A KR930030489 A KR 930030489A KR 950021245 A KR950021245 A KR 950021245A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- etching
- oxide film
- polysilicon
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 6
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 238000000034 method Methods 0.000 claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 18
- 229920005591 polysilicon Polymers 0.000 claims abstract 18
- 150000004767 nitrides Chemical class 0.000 claims abstract 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 6
- 229910052710 silicon Inorganic materials 0.000 claims abstract 6
- 239000010703 silicon Substances 0.000 claims abstract 6
- 239000000758 substrate Substances 0.000 claims abstract 4
- 229910052751 metal Inorganic materials 0.000 claims abstract 3
- 239000002184 metal Substances 0.000 claims abstract 3
- 239000010410 layer Substances 0.000 claims 14
- 238000005530 etching Methods 0.000 claims 9
- 229920002120 photoresistant polymer Polymers 0.000 claims 6
- 238000001039 wet etching Methods 0.000 claims 4
- 238000000151 deposition Methods 0.000 claims 3
- 229910052723 transition metal Inorganic materials 0.000 claims 3
- 150000003624 transition metals Chemical class 0.000 claims 3
- 238000001312 dry etching Methods 0.000 claims 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims 1
- 229910019142 PO4 Inorganic materials 0.000 claims 1
- 239000005380 borophosphosilicate glass Substances 0.000 claims 1
- 239000012535 impurity Substances 0.000 claims 1
- 239000011229 interlayer Substances 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 239000011259 mixed solution Substances 0.000 claims 1
- 229910017604 nitric acid Inorganic materials 0.000 claims 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 claims 1
- 239000010452 phosphate Substances 0.000 claims 1
- 239000000243 solution Substances 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 claims 1
- 238000000992 sputter etching Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히, 실리콘 기판과 금속배선과 접속을 피하기 위하야 폴리 실리콘막에 의하여 금속배선과 실리콘 기판이 연결되도록 하며, 질화막을 사용한 게이트 전극을 형성함으로써 게이트 전극용 마스크의 임계치수 보다 더 작은 게이트 전극을 형성하도록 한 초고집적 반도체 소자용 트랜지스터 제조방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2G도는 본 발명의 반도체 소자 제조방법에 따른 공정 단계를 도시한 단면도.
Claims (5)
- 반도체 소자제조 공정에 있어서 실리콘 기판상에 P-웰과 활성영역을 설정하고 채널스톱 P+ 이온을 주입한 다음, 소정의 필드 산화막을 형성하는 단계와, 전체구조의 상부에 산화막과 폴리 실리콘막 및 산화막을 차례로 각각 형성하고, 상기 산화막과 폴리 실리콘막 및 산화막의 소정 부위를 식각하여 실리콘 기판의 일정부위가 노출되게 하는 단계와, 전체구조 상부에 감광막을 증착한 후 일정부위를 식각하여 감광막 패턴을 형성한 후, 불순물을 이온주입하여 소오스/드레인 영역을 형성하는 단계와, 감광막을 제거한 다음, 전체구조 상부에 도핑된 폴리 실리콘막을 증착하고 식각으로 상기 도핑된 폴리 실리콘막을 제거하여 소오스/드레인 영역과 폴리 실리콘막을 접속시키는 단계와, 전체구조 상부에 소정 두께의 게이트 산화막과 게이트 전극용 폴리 실리콘막 및 질화막을 각각 순차적으로 증착하는 단계와, 소정의 마스크 형성공정으로 감광막 패턴이 필드 산화막 상부에 있는 폴리 실리콘막 상부에 중첩되는 위치에 오도록 감광막 패턴을 형성하는 단계와, 폴리 실리콘막을 식각 정지층으로 하여 폴리 실리콘막 상부에 있는 질화막을 건식식각하여 질화막의 양단부가 필드 산화막 상부의 폴리 실리콘막에 중첩되는 위치에 남도록 한 제1질화막 패턴을 형성하는 단계와, 상기 제1질화막 패턴을 마스크로 하여 질화막 하부에 위치한 폴리 실리콘막을 습식식각하여 잔류 폴리 실리콘막을 형성하는 단계와, 상기 질화막 패턴을 잔류 폴리 실리콘막의 상부크기와 동일하게 식각하여 제2질화막 패턴을 형성하는 단계와, 상기 제2질화막 패턴을 마스크로 하여 잔류 폴리 실리콘막을 건식식각하여 게이트 전극을 형성하는 단계와, 전체구조 상부에 산화막을 증착하고나서, 게이트 전극의 상부 질화막을 식각 정지층으로 하여 산화막을 식각하여 소정부위의 폴리 실리콘막이 노출되게 함과 동시에 게이트 전극 측면에 스페이스 산화막을 형성하는 단계와, 상기노출된 폴리실리콘막에만 전이금속을 선택증착하는 단계와, 전체 구조 상부에 층간 절연용 산화막 및 비피에스지(BPSG)막을 형성하는 단계와, 상기 비피에스지막과 절연용 산화막을 식각하여 전이 금속막이 노출된 콘택 홀을 형성하는 단계와, 상기 콘택홀을 통하여 전이 금속막에 콘택되는 금속배선을 형성하는 것을 특징으로 하는 반도체 소자 제조방법.
- 제1항에 있어서, 상기 게이트 전극 측면에 산화막 스페이서를 형성하기 위한 식각방법은 RIE(Rective Ion Etching)방식 또는 ECR(Electron Cyclotron) 방식으로 하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 게이트 전극 측면의 측면 산화막은 저온 산화막으로 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 잔류 폴리 실리콘막의 상부크기와 동일하게 제1질화막 패턴을 식각하여 제2질화막 패턴을 형성함에 있어, 섭씨 160도에서 180도의 온도범위에서 인산용액으로 습식식각하여 형성하는 것을 특징으로 하는 반도체 소자 제조방법.
- 제1항에 있어서, 상기 잔류 폴리 실리콘막은 제1질화막 패턴을 마스크로하여 불화수소 (HF)와 질산(HNO3)의 혼합용액에서 폴리 실리콘막을 습식 식각하여 형성하는 것을 특징으로 하는 반도체 소자 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930030489A KR0122525B1 (ko) | 1993-12-28 | 1993-12-28 | 반도체 소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930030489A KR0122525B1 (ko) | 1993-12-28 | 1993-12-28 | 반도체 소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021245A true KR950021245A (ko) | 1995-07-26 |
| KR0122525B1 KR0122525B1 (ko) | 1997-11-26 |
Family
ID=19373501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930030489A KR0122525B1 (ko) | 1993-12-28 | 1993-12-28 | 반도체 소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0122525B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100542722B1 (ko) * | 1997-11-12 | 2006-04-12 | 삼성전자주식회사 | 반도체장치제조용식각액조성물및이를이용한반도체장치의제조방법 |
-
1993
- 1993-12-28 KR KR1019930030489A patent/KR0122525B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100542722B1 (ko) * | 1997-11-12 | 2006-04-12 | 삼성전자주식회사 | 반도체장치제조용식각액조성물및이를이용한반도체장치의제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0122525B1 (ko) | 1997-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5162259A (en) | Method for forming a buried contact in a semiconductor device | |
| US4432132A (en) | Formation of sidewall oxide layers by reactive oxygen ion etching to define submicron features | |
| US5491099A (en) | Method of making silicided LDD with recess in semiconductor substrate | |
| US7176071B2 (en) | Semiconductor device and fabrication method with etch stop film below active layer | |
| US20020003290A1 (en) | Semiconductor devices and methods for manufacturing the same | |
| US4679299A (en) | Formation of self-aligned stacked CMOS structures by lift-off | |
| KR100223736B1 (ko) | 반도체 소자 제조 방법 | |
| KR100273296B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
| KR950021245A (ko) | 반도체 소자 제조방법 | |
| KR0129984B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH1197529A (ja) | 半導体装置の製造方法 | |
| US6580088B2 (en) | Semiconductor devices and methods for manufacturing the same | |
| KR960004087B1 (ko) | 자기 정렬된 실리사이드에 의한 콘택트홀 형성 방법 | |
| KR20010030433A (ko) | 반도체장치 제조방법 | |
| KR960006716B1 (ko) | 반도체 집적회로 제조 방법 | |
| KR100198637B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0122316B1 (ko) | 반도체 소자의 트랜지스터 형성방법 | |
| US6191019B1 (en) | Method for forming a polysilicon layer in a polycide process flow | |
| KR920004328B1 (ko) | 자기정렬콘택(Self-Aligned Contact) 형성방법 | |
| KR0122523B1 (ko) | 반도체 소자 제조방법 | |
| KR0122521B1 (ko) | 반도체 소자 제조방법 | |
| KR100273299B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR930009476B1 (ko) | 반도체장치의 자기정렬 콘택 제조방법 | |
| KR930007756B1 (ko) | 자기 정렬된 콘택 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |