KR0122521B1 - 반도체 소자 제조방법 - Google Patents
반도체 소자 제조방법Info
- Publication number
- KR0122521B1 KR0122521B1 KR1019930031906A KR930031906A KR0122521B1 KR 0122521 B1 KR0122521 B1 KR 0122521B1 KR 1019930031906 A KR1019930031906 A KR 1019930031906A KR 930031906 A KR930031906 A KR 930031906A KR 0122521 B1 KR0122521 B1 KR 0122521B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- forming
- film
- polysilicon
- silicon substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 53
- 229920005591 polysilicon Polymers 0.000 claims abstract description 53
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 41
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 41
- 239000010703 silicon Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 229910052751 metal Inorganic materials 0.000 claims abstract description 31
- 239000002184 metal Substances 0.000 claims abstract description 31
- 150000004767 nitrides Chemical class 0.000 claims abstract description 29
- 239000010410 layer Substances 0.000 claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 claims description 3
- 229910019142 PO4 Inorganic materials 0.000 claims description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 claims description 2
- 239000010452 phosphate Substances 0.000 claims description 2
- 238000012421 spiking Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract 1
- 238000000206 photolithography Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히, 실리콘 기판과 금속배선과의 접속을 피하기 위하여 폴리실리콘막에 의하여 금속배선과 실리콘 기판이 연결되도록 하며, 질화막을 사용한 게이트 전극을 형성하므로서 게이트 전극용 마스크의 임계치수 보다 더 작은 게이트 전극을 형성하도록 한 초고집적 반도체 소자용 트랜지스터 제조방법에 관한 것이다.
Description
제1도는 종래의 반도체 소자 제조방법에 따라 실리콘 기판상에 금속배선을 형성한 상태를 도시한 단면도.
제2a도 내지 제2g도는 본 발명의 반도체 소자 제조방법에 따른 공정 단계를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
11, 21 : 실리콘 기판 12 : 소오스/드레인
13, 22 : 필드 산화막 14, 23, 25, 32 : 절연 산화막
15, 28 : 게이트 산화막 16, 29'' : 게이트 전극
17 : 스페이스 산화막 18, 34 : 금속배선
24 : 폴리 실리콘막 26, 31 : 감광막 패턴
29 : 게이트전극용 폴리실리콘막 29' : 잔류 폴리실리콘막
30 : 질화막 30' : 제1질화막 패턴
30'' : 제2질화막 패턴 33 : 비피에스지(BPSG)막
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히, 실리콘 기판과 금속배선과의 접속을 피하기 위하여 폴리실리콘막에 의하여 금속배선과 실리콘기판이 연결되도록 하며, 질화막을 사용한 게이트 전극을 형성하므로서 게이트 전극용 마스크의 임계치수 보다 더 작은 게이트 전극을 형성하도록 한 초고집적 반도체 소자용 트랜지스터 제조방법에 관한 것이다.
종래의 반도체 소자의 제조방법에 있어서는 실리콘 기판과 금속배선간의 접합부에서 열공정을 거치는 과정에서 실리콘 기판상에 증착되어 있는 금속, 특히, 알루미늄과 같은 금속원자들이 실리콘 기판내로 용융되어 녹아 들어가는 스파이킹 현상으로 인해 접합부에서의 금속층과 실리콘 기판과의 얕은 접합의 형성이 어려웠고, 또한, 반도체 소자가 고집적화 됨에 따라 게이트 전극의 선폭이 작아지고 해상력도 떨어져 사진식각공정의 어려움이 따르게 되는 문제가 있다.
제1도는 종래의 반도체 소자의 제조방법에 따라 실리콘 기판상에 금속배선을 형성한 상태의 단면도이다. 제1도에 도시된 바와 같이, 종래의 반도체 소자의 제조방법에 있어서는, 실리콘 기판(11) 상에 P-웰과 활성영역을 설정하고, 채널스톱 P+이온을 주입한 다음, 소오스/드레인(12)과 필드 산화막(13)을 형성하고, 상기 소오스/드레인과 필드 산화막(13)게이트 산화막(15) 및 게이트 전극(16)을 형성한 후, 스페이서 산화막(17)으로 입히고, 전체 구조 상부에 절연 산화막(14)을 증착한 후 식각하여 콘택홀을 형성한 다음 콘택홀과 절연 산화막(14) 상부에 금속층을 증착시켜 금속배선을 형성하는 공정 단계들로 이뤄진다.
상기 노출된 콘택홀 저면의 실리콘 기판(11)에 금속배선이 직접 접속하게 되어 금속배선을 형성하는 금속, 특히, 알루미늄(AL)과 같은 금속원자가 실리콘 기판(11)과 접속한 상태에서 열공정을 거치는 과정에서 금속원자가 용융되어 실리콘 기판(11)내로 녹아들어가는 스파이킹 현상이 생긴다. 상기 스파이킹 현상은 실리콘 기판(11)과 금속배선(18)의 접합부에서 실리콘 기판(11)내로 금속원자들이 용융되어 침투되어 들어감으로 인해 접합부의 두께가 두꺼워져 얕은 접합의 형성을 어렵게 하며, 콘택부에서의 저항을 증가시켜 소자의 특성 및 신뢰성을 저하시키는 등의 문제를 발생시킨다. 또한, 반도체 소자가 고집적화됨에 따라 게이트 전극의 선폭이 작아지고 해상력도 떨어져서 사진식각 공정이 어려워지는 문제점도 있다.
따라서, 본 발명은 상기의 문제점을 해결하기 위해, 실리콘 기판과 금속배선의 연결부위를 폴리실리콘막으로 형성하여 폴리실리콘막에 의해 금속배선과 실리콘 기판이 접속되도록 하여 금속배선과 실리콘 기판과의 직접적인 접속을 피하도록 하고, 종래의 노광장치를 사용하되 질화막을 사용하여 게이트 전극을 형성하므로서 게이트 전극용 마스크의 임계치수보다 더 작은 게이트 전극 형성을 가능하도록 하는 반도체 소자의제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은 실리콘 기판상에 필드 산화막으로 형성하는 단계와, 상기 구조의 전표면에 형성되되 실리콘 기판의 일측을 노출시키는 순차적으로 적층되어 있는 제1산화막 패턴과 폴리실리콘막 패턴 및 제2산화막 패턴을 형성하는 단계와, 상기 제2산화막 패턴과 인접한 실리콘 기판에 고농도 불순물을 이온주입하여 소오스/드레인 영역을 형성하는 단계와, 상기 제1산화막 패턴과 폴리실리콘막 패턴 및 제2산화막 패턴의 측면부에 스페이서 형태로 남아 소오스/드레인 영역과 폴리실리콘막 패턴을 연결시키는 폴리실리콘으로된 스페이서를 형성하는 단계와, 상기 구조의 전표면에 게이트 산화막과 게이트 전극용 폴리실리콘막 및 질화막을 순차적으로 형성하는 단계와, 상기 실리콘 기판에서 채널로 예정되어 있는 부분의 질화막상에 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴에 의해 노출되어 있는 질화막과 게이트 전극용 폴리실리콘막 및 게이트 산화막을 순차적으로 식각하여 제1질화막 패턴과 게이트 전극용 폴리실리콘막 패턴을 형성하고 상기 감광막 패턴을 제거하는 공정과, 상기 제1질화막 패턴 하부의 게이트 전극용 폴리실리콘막 패턴을 습식식각하여 언더컷이진 잔류 폴리실리콘막을 형성하는 단계와, 상기 제1질화막 패턴을 잔류 폴리실리콘막의 상부 크기와 동일하게 식각하여 제2질화막 패턴을 형성하는 단계와, 상기 제2질화막 패턴을 마스크로 하여 잔류 폴리실리콘막을 건식식각하여 게이트 전극을 형성하는 단계와, 상기 게이트 전극의 양측의 실리콘 기판에 저농도 불순물 영역을 형성하고, 상기 구조의 전표면에 층간 절연용 산화막을 형성하는 단계와, 상기 절연용 산화막을 식각하여 폴리실리콘막 패턴이 노출된 콘택홀을 형성하는 단계와, 상기 콘택홀을 통하여 폴리실리콘막 패턴에 콘택되는 금속배선을 형성하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 상세한 설명을 하기로 한다.
제2a도 내지 제2g도는 본 발명의 반도체 소자 제조방법에 따른 공정 단계를 도시한 단면도이다.
제2a도는 실리콘 기판(21)상에 P-웰과 활성영역을 설정하고 채널스톱 P+이온을 주입한 다음, 소정의 필드 산화막(22)을 형성하고, 전체 구조 상부에 산화막(23) 과 폴리실리콘막(24) 및 산화막(25)을 소정두께로 각각 차례로 증착한 후에, 사진 식각공정으로 상기 산화막(25)과 폴리실리콘막(24) 및 산화막(23)을 선택식각하여 활성영역 부위의 실리콘 기판(21)을 노출시키는 산화막(25) 패턴과 폴리실리콘막(24) 패턴 및 산화막(23) 패턴을 형성한 상태를 도시하고 있다. 이때 폴리실리콘막(24)은 소정의 불순물이 도핑된 상태이다. 제2b도는 상기 실리콘 기판(21)에서 산화막(23) 패턴과 인접한 부분을 노출시키는 감광막 패턴(26)을 형성하고, 감광막 패턴(26)에 의해 노출되어 있는 실리콘 기판(21) 상부에서 불순물을 이온 주입하여 소오스/드레인 영역을 형성한 상태를 도시하고 있다.
제2c도는 상기 감광막 패턴(26)을 제거한 후, 전체 구조 상부에 도핑된 폴리실리콘막을 증착하고, 상기 폴리실리콘막을 블랭킷 식각하여 폴리실리콘이 소오스/드레인 상부에 위치한 노출된 실리콘 기판 상부와, 산화막(25)과 폴리실리콘막(24) 및 산화막(23)의 측면부에 남도록 하여 스페이서(27)을 형성하므로서 소오스/드레인 영역과 폴리실리콘막(24)을 접속시킨 상태를 도시하고 있다.
제2d도는 전체 구조 상부에 소정두께의 게이트 산화막(28)과 게이트 전극용 폴리실리콘막(29) 및 질화막(30)을 순차적으로 증착한 후, 소정의 마스크 형성공정으로 게이트전극 패턴닝용 감광막 패턴(32)이 필드 산화막(22) 상부에 있는 폴리실리콘막(24)이 형성되지 않은 부위에 위치하도록 형성한 상태를 도시하고 있다.
제2e도는 상기 폴리실리콘막(29)을 식각 정지층으로 하여 폴리실리콘막(29) 상부의 질화막(30)을 건식식각하여 제1질화막 패턴(30')을 형성하고, 감광막 패턴(31)을 제거한 후, 제1질화막 패턴(30')을 마스크로 불화수소(HF)와 질산(HNO3)의 혼합용액에서 상기 폴리실리콘막(29)을 습식식각하여 제1질화막 패턴(30')의 하부로 언더컷이진 잔류 폴리실리콘막(29')을 형성한 상태를 도시하고 있다.
제2f도는 상기 잔류 폴리실리콘막(29')의 상부 크기와 동일하게 제1질화막 패턴(30')을 섭씨 160도에서 180도의 온도 범위에서 인산용액으로 습식식각하여 제2질화막 패턴(30'')을 형성하고, 상기 제2질화막 패턴(30'')을 마스크로 하여 잔류 폴리실리콘막(29')을 건식식각하여 게이트 전극(29'')을 형성한 상태를 도시하고 있다.
제2g도는 소정농도의 N-이온을 게이트 전극(29'') 양측의 실리콘 기판(21)에 주입하고 나서, 전체 구조 상부에 층간 절연용 산화막(32) 및 비피에스지(BPSG)막(33)을 형성한 후, 소정의 사진식각에 의해 폴리실리콘막(24) 패턴을 노출시키는 콘택홀을 형성하고, 콘택홀을 통하여 폴리실리콘막(24) 패턴과 연결되는 금속배선(34)을 형성한 상태를 도시하고 있다.
제2g도에서 알 수 있는 바와 같이, 콘택홀을 통하여 폴리실리콘막(24) 패턴에 콘택되는 금속배선(34)을 형성하므로서 열공정의 과정을 거친다 하더라도 금속층과 실리콘 기판(21)과의 거리가 이격되어 있어 금속배선의 접합부에서 금속원자가 용융되어 접합부 하부로 침투되는 스파이킹 현상을 방지할 수 있어, 접합부에서의 얕은 접합을 이룰 수가 있다.
따라서, 본 발명에 따른 반도체 소자의 제조방법은 금속배선과 실리콘 기판과의 직접 접속으로 인한 스파이킹 현상을 방지하며, 기존의 노광장치를 사용하여 마스크 임계치수 이하의 최소선폭을 구현할 수 있어 소자의 특성 및 신뢰성을 향상시킬 수 있다.
Claims (2)
- 반도체 소자의 제조방법에 있어서 실리콘 기판상에 필드 산화막으로 형성하는 단계와, 상기 구조의 전표면에 형성되되 실리콘 기판의 일측을 노출시키는 순차적으로 적층되어 있는 제1산화막 패턴과 폴리실리콘막 패턴 및 제2산화막 패턴을 형성하는 단계와, 상기 제2산화막 패턴과 인접한 실리콘 기판에 고농도 불순물을 이온주입하여 소오스/드레인 영역을 형성하는 단계와, 상기 제1산화막 패턴과 폴리실리콘막 패턴 및 제2산화막 패턴의 측면부에 스페이서 형태로 남게 소오스/드레인 영역과 폴리실리콘막 패턴을 연결시키는 폴리실리콘으로된 스페이서를 형성하는 단계와, 상기 구조의 전표면에 게이트 산화막과 게이트 전극용 폴리실리콘막 및 질화막을 순차적으로 형성하는 단계와, 상기 실리콘 기판에서 채널로 예정되어 있는 부분의 질화막상에 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴에 의해 노출되어 있는 질화막과 게이트 전극용 폴리실리콘막 및 게이트 산화막을 순차적으로 식각하여 제1질화막 패턴과 게이트 전극용 폴리실리콘막 패턴을 형성하고 상기 감광막 패턴을 제거하는 공정과, 상기 제1질화막 패턴 하부의 게이트 전극용 폴리실리콘막 패턴을 습식식각하여 언더컷이진 잔류 폴리실리콘막을 형성하는 단계와, 상기 제1질화막 패턴을 잔류 폴리실리콘막의 상부 크기와 동일하게 식각하여 제2질화막 패턴을 형성하는 단계와, 상기 제2질화막 패턴을 마스크로 하여 잔류 폴리실리콘막을 건식식각하여 게이트 전극을 형성하는 단계와, 상기 게이트 전극의 양측의 실리콘 기판에 저농도 불순물 영역을 형성하고, 상기 구조의 전표면에 층간 절연용 산화막을 형성하는 단계와, 상기 절연용 산화막을 식각하여 폴리실리콘막 패턴이 노출된 콘택홀을 형성하는 단계와, 상기 콘택홀을 통하여 폴리실리콘막 패턴에 콘택되는 금속배선을 형성하는 것을 특징으로 반도체 소자 제조방법.
- 제1항에 있어서 상기 잔류 폴리실리콘막의 상부 크기와 동일하게 제1질화막 패턴을 식각하여 제2질화막 패턴을 형성함에 있어, 섭씨 160도에서 180도의 온도범위에서 인산용액으로 습식식각하여 형성하는 것을 특징으로 하는 반도체 소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930031906A KR0122521B1 (ko) | 1993-12-31 | 1993-12-31 | 반도체 소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930031906A KR0122521B1 (ko) | 1993-12-31 | 1993-12-31 | 반도체 소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021279A KR950021279A (ko) | 1995-07-26 |
| KR0122521B1 true KR0122521B1 (ko) | 1997-11-26 |
Family
ID=19374826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930031906A KR0122521B1 (ko) | 1993-12-31 | 1993-12-31 | 반도체 소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0122521B1 (ko) |
-
1993
- 1993-12-31 KR KR1019930031906A patent/KR0122521B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950021279A (ko) | 1995-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6821858B2 (en) | Semiconductor devices and methods for manufacturing the same | |
| KR100378839B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR0122521B1 (ko) | 반도체 소자 제조방법 | |
| KR0122525B1 (ko) | 반도체 소자 제조방법 | |
| KR0122523B1 (ko) | 반도체 소자 제조방법 | |
| KR0122522B1 (ko) | 반도체 소자 제조방법 | |
| KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
| US5620911A (en) | Method for fabricating a metal field effect transistor having a recessed gate | |
| KR0122520B1 (ko) | 반도체 소자 제조방법 | |
| KR100273320B1 (ko) | 반도체소자의 실리사이드 형성방법_ | |
| KR100256811B1 (ko) | 반도체 소자 제조방법 | |
| KR19980019634A (ko) | 반도체 소자의 게이트 전극 및 그 제조방법 | |
| US6580088B2 (en) | Semiconductor devices and methods for manufacturing the same | |
| KR100672672B1 (ko) | 반도체 소자의 형성방법 | |
| KR0170891B1 (ko) | 반도체 모스펫 제조방법 | |
| KR0125297B1 (ko) | 모스펫(mosfet) 제조방법 | |
| KR0146275B1 (ko) | 모스펫 제조방법 | |
| JP2979594B2 (ja) | 半導体装置の製造方法 | |
| KR920004328B1 (ko) | 자기정렬콘택(Self-Aligned Contact) 형성방법 | |
| KR100198637B1 (ko) | 반도체 소자의 제조 방법 | |
| KR970011765B1 (ko) | 전계 효과형 반도체 소자의 제조방법 | |
| KR0167887B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR0151198B1 (ko) | 반도체소자 및 그 제조방법 | |
| KR100500937B1 (ko) | 모스트랜지스터의 구조 및 그 제조방법 | |
| KR930009476B1 (ko) | 반도체장치의 자기정렬 콘택 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090828 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |