KR100672672B1 - 반도체 소자의 형성방법 - Google Patents
반도체 소자의 형성방법 Download PDFInfo
- Publication number
- KR100672672B1 KR100672672B1 KR1020040114795A KR20040114795A KR100672672B1 KR 100672672 B1 KR100672672 B1 KR 100672672B1 KR 1020040114795 A KR1020040114795 A KR 1020040114795A KR 20040114795 A KR20040114795 A KR 20040114795A KR 100672672 B1 KR100672672 B1 KR 100672672B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- barrier layer
- gate
- metal wiring
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 230000004888 barrier function Effects 0.000 claims abstract description 43
- 239000002184 metal Substances 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000002955 isolation Methods 0.000 claims abstract description 17
- 125000006850 spacer group Chemical group 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 238000002513 implantation Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 48
- 238000001465 metallisation Methods 0.000 description 12
- 238000005530 etching Methods 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
- H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66719—With a step of forming an insulating sidewall spacer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 금속배선콘택을 위한 배리어층을 형성하는 이외에, 소자분리막(STI) 상에 STI를 보호하기 위한 배리어층을 더 형성함으로써, 미스-얼라인에 의해 STI가 어택받는 것을 방지하는 등 금속배선 콘택을 위한 공정마진을 확보하는 반도체 소자의 형성방법에 관한 것으로서, 반도체 기판에 소자격리막을 형성하는 단계와, 상기 반도체 기판 상에 게이트를 형성하는 단계와, 상기 게이트를 마스크로 하여 저농도 불순물을 이온주입하여 LDD영역을 형성하는 단계와, 상기 게이트 양측벽에 측벽스페이서를 형성하는 단계와, 상기 측벽스페이서를 마스크로 하여 고농도 불순물을 이온주입하여 HDD영역을 형성하는 단계와, 상기 소자격리막 상부에 한하여 제 1 배리어층을 형성하는 단계와, 상기 제 1 배리어층을 포함한 전면에 제 2 배리어층을 형성하는 단계와, 상기 제 2 배리어층을 포함한 전면에 PMD를 형성하는 단계와, 상기 PMD 및 제 2 배리어층을 패터닝하여 금속배선 콘택홀을 형성하는 단계와, 상기 금속배선 콘택홀 내부에 금속을 증착하여 금속배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
트랜지스터, 소자격리막, 배리어층
Description
도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자의 형성방법을 설명하기 위한 공정단면도.
도 2a 내지 도 2g는 본 발명에 따른 반도체 소자의 형성방법을 설명하기 위한 공정단면도.
*도면의 주요 부분에 대한 부호설명
201 : 반도체 기판 202 : 소자격리막
203 : 실리콘 산화막 207 : 게이트
208 : LDD영역 209 : HDD영역
230 : 살리사이드층 240 : 제 1 배리어층
250 : PMD 260 : 금속배선 콘택홀
280 : 측벽스페이서 290 : 제 2 배리어층
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 금속배선콘택을 위한 마진을 확보하여 소자의 신뢰도를 향상시키고자 하는 반도체 소자의 형성방법에 관한 것이다.
현재 반도체 소자는 미세화, 대용량화 및 고집적화를 위해서 반도체 소자의 트랜지스터, 비트라인 및 커패시터 등을 형성한 다음, 각각의 소자를 전기적으로 연결할 수 있는 금속 배선 등과 같은 다층 배선을 형성하기 위한 후속 공정을 필수적으로 요구하고 있다.
이 때, 반도체 소자의 트랜지스터는 쇼트-채널 효과를 방지하기 위해 짧은 채널 길이를 가지는 MOS 트랜지스터로 구성되는 바, 일반적으로 소스/드레인 영역이 LDD(Lightly Doped Drain) 영역과 HDD(Heavily Doped Drain) 영역을 가지도록 제조된다.
LDD 영역은 HDD 영역보다 더 낮은 도펀트 농도와 더 낮은 깊이를 가진다. 하지만, LDD 영역은 게이트 전극에 더 인접할 수 있고, MOS 트랜지스터의 채널 길이를 설정한다. 이와는 대조적으로, HDD 영역은 더 낮은 접속저항을 가진다.
이와같이, LDD 영역과 HDD 영역을 가진 MOS 트랜지스터를 제조하기 위해서는, 게이트 유전체와 게이트 전극이 기판 상에 먼저 형성하고, 상기 게이트 전극을 마스크로 하여 이온주입하여 LDD 영역을 형성한 후, 게이트 전극 측벽에 스페이서를 형성하고 이온주입하여 HDD 영역을 형성한다.
이후, 상기 게이트를 포함한 전면에 층간절연막을 형성하고, 상기 층간절연막을 관통하여 HDD영역에 콘택되는 소스/드레인 전극을 형성하면 반도체 소자의 트랜지스터가 완성되고, 이후 배선 공정 등을 통해 로직 공정이 완료된다.
이하, 첨부된 도면을 참조하여 종래 기술에 의한 반도체 소자의 형성방법을 상세히 설명하면 다음과 같다.
도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자의 형성방법을 설명하기 위한 공정단면도이다.
먼저 도 1a에 도시된 바와 같이, 로직영역과 셀영역으로 구분되어 소자격리막(102)이 형성된 반도체 기판(101)에 게이트(107)를 형성하고, 상기 게이트(107)를 마스크로 하여 반도체 기판에 저농도의 불순물을 이온주입하여 LDD영역(108)을 형성한다. 주변회로소자의 소스/드레인 영역의 정션형성을 위해 LDD공정을 먼저 수행하며, 상기 게이트(107) 하부에는 게이트 산화막(103)이 더 형성된다.
그리고, 상기 게이트(107) 양측벽에 측벽스페이서(180)를 형성한 다음, 상기 측벽 스페이서(180)를 마스크로 하여 반도체 기판에 고농도의 불순물을 이온주입하여 HDD영역(109)을 형성하여 소스/드레인 영역을 완성한다.
계속하여, 상기 게이트(107)를 포함한 반도체 기판(101) 전면에 고융점 금속을 증착하고 열처리하여 살리사이드층(130)을 형성한다.
그리고, 도 1b에 도시된 바와 같이, 상기 실리사이드층(130)을 포함한 전면에 실리콘 질화물(SiN)을 증착하여 금속배선콘택(M1C)을 위한 배리어층(140)을 형성한다.
다음, 도 1c에 도시된 바와 같이, 상기 배리어층(140)을 포함한 전면에 PMD(Poly Metal Dielectric material)(150)를 두텁게 증착시킨다.
그 후, 도 1d에 도시된 바와 같이, 상기 PMD(150)에 대해 포토리소그래피와 식각공정을 수행하여 금속배선 콘택홀(160)을 형성한다. 이 때, 상기 배리어층 (140)을 에칭스톱층으로 하여 상기 PMD(150)를 식각한다.
다음, 도 1e에 도시된 바와 같이, 금속배선 콘택홀(160) 사이로 노출된 배리어층(140)을 건식식각하여 HDD 영역(109)을 오픈하고, 상기 금속배선 콘택홀(160) 내부에 금속을 매립하여 상기 HDD 영역(109)에 콘택되는 금속배선(도시하지 않음)을 형성하여 로직공정에서의 금속배선콘택(M1C) 공정을 완성한다.
그러나, 상기와 같은 종래의 반도체 소자의 형성방법은 다음과 같은 문제점이 있다.
즉, M1C 배리어층의 두께가 소자격리막(STI, shallow trench isolation) 위와 액티브 및 게이트 위에서 모두 같기 때문에 금속배선 콘택홀을 형성하기 위한 식각공정에서 약간의 미스-얼라인(Mis-align)에도, 도 1e에 도시된 바와 같이, STI가 어택(Attack)을 받는 문제점("A")이 있었다.
이런 프로파일이 생길 경우 정션 리키지(juncion leakage)의 원인이 되며 이는 소자의 성능을 떨어뜨리는 원인이 된다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 금속배선콘택을 위한 배리어층을 형성하는 이외에, 소자분리막(STI) 상에 STI를 보호하기 위한 배리어층을 더 형성함으로써, 미스-얼라인에 의해 STI가 어택받는 것을 방지하는 등 금속배선 콘택을 위한 공정마진을 확보하고자 하는 반도체 소자의 형성방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 형성방법은 반도체 기판에 소자격리막을 형성하는 단계와, 상기 반도체 기판 상에 게이트를 형성하는 단계와, 상기 게이트를 마스크로 하여 저농도 불순물을 이온주입하여 LDD영역을 형성하는 단계와, 상기 게이트 양측벽에 측벽스페이서를 형성하는 단계와, 상기 측벽스페이서를 마스크로 하여 고농도 불순물을 이온주입하여 HDD영역을 형성하는 단계와, 상기 소자격리막 상부에 한하여 제 1 배리어층을 형성하는 단계와, 상기 제 1 배리어층을 포함한 전면에 제 2 배리어층을 형성하는 단계와, 상기 제 2 배리어층을 포함한 전면에 PMD를 형성하는 단계와, 상기 PMD 및 제 2 배리어층을 패터닝하여 금속배선 콘택홀을 형성하는 단계와, 상기 금속배선 콘택홀 내부에 금속을 증착하여 금속배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
상기에서와 같이 본 발명은 금속배선콘택을 위한 배리어층을 형성하는 이외에, 소자분리막(STI) 상에 STI를 보호하기 위한 배리어층을 더 형성함으로써, 미스-얼라인에 의해 STI가 어택받는 것을 방지하는 등 금속배선 콘택을 위한 공정마진을 확보하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 반도체 소자의 형성방법을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2g는 본 발명에 따른 반도체 소자의 형성방법을 설명하기 위한 공정단면도이다.
먼저, 도 2a에 도시된 바와 같이, 반도체 기판(201) 상에 패터닝된 포토 레지스트를 도포하고 상기 포토 레지스트를 마스크로 이용하여 상기 반도체 기판을 이방성 식각하여 트랜치(trench)를 형성한다.
이후에 상기 반도체 기판 전면에 상기 트랜치를 채우도록 절연막을 증착한 후 평탄화시켜서 소자격리막(202)을 형성함으로써 소자 형성 영역을 정의한다.
다음, 로직영역과 셀영역으로 구분하기 위해 소자격리공정을 수행한 반도체 기판(201) 상에 버퍼(buffer) 역할을 하기 위해 열산화 방식을 이용하여 게이트 산화막(203)을 형성하고, 그 위에 폴리실리콘층을 증착한 후 포토 식각공정 및 식각공정으로 패터닝하여 로직영역에 게이트(207)를 형성한다.
다음, 소스/드레인 영역을 형성하기 위해 LDD 공정 및 HDD 공정을 실시하는데, 소스/드레인 영역의 정션형성을 위해 LDD공정을 먼저 수행한다.
즉, 상기 게이트(207)를 마스크로 하여 n- 불순물 이온을 주입하여 저농도 도핑영역을 형성하여 LDD 영역(208)을 형성한다.
계속하여, 상기 게이트(207)를 포함한 전면에 절연층을 형성하여 상기 절연층을 에치백함으로써 상기 게이트(207) 양측벽에 각각 측벽스페이서(280)를 형성하고, 상기 게이트(207) 및 측벽스페이서(280)를 마스크로 하여 반도체 기판(201)에 n+불순물을 이온 주입하여 고농도 도핑영역인 HDD영역(209)을 형성하여 소스/드레인 영역을 완성한다.
그리고, 반도체 기판(201) 상에 대해 고융점 금속을 증착한 후 열처리 과정을 수행하여 금속과 반도체 기판 그리고, 금속과 게이트가 서로 반응하도록 하여 살리사이드층(230)을 형성한다. 이때, 측벽스페이서(280)에 의해 게이트와 액티브가 살리사이드층에 의해 연결되는 것이 방지된다.
이후, 도 2b에 도시된 바와 같이, 상기 살리사이드층(230)을 포함한 전면에 실리콘 질화물 또는 실리콘 산화물을 증착하여 소자격리막(202)을 보호하기 위한 제 1 배리어층(240)을 형성한다. 제 1 배리어층(240)의 두께는 약 150~200Å이며 이는 후공정에서 형성될 제 2 배리어층(290)의 두께를 고려한 것으로써 소자의 특성에 따라 그 두께는 변경 적용할 수 있다.
계속하여, 도 2c에 도시된 바와 같이, 포토리소그래피 및 식각공정을 적용하여 상기 소자격리막(202) 상부에 한정하여 제 1 배리어층(240)이 형성되도록 패터닝한다. 상기 식각공정은 습식식각공정으로 하는데, 필요에 따라 건식식각을 할 수도 있다.
그리고, 도 2d에 도시된 바와 같이, 상기 제 1 배리어층(240)을 포함한 전면에 실리콘 질화물을 증착하여 금속배선콘택(M1C)을 위한 제 2 배리어층(290)을 형성한다.
이어서, 도 2e에 도시된 바와 같이, 상기 제 2 배리어층(290)을 포함한 전면에 PMD(Poly Metal Dielectric material)(250)를 두텁게 형성한다.
이후, 도 2f에 도시된 바와 같이, 포토리소그래피와 식각공정을 수행하여 상기 PMD(250)를 패터닝함으로써, HDD 영역(209) 상부에 금속배선 콘택홀(260)을 형성한다. 이 때, 상기 PMD(250)의 식각시, 제 2 배리어층(290)이 에칭스톱층으로 작용한다.
다음, 도 2g에 도시된 바와 같이, 금속배선 콘택홀(260) 사이로 노출된 제 2 배리어층(290)을 식각하여 HDD 영역(209)을 오픈하고, 상기 금속배선 콘택홀(260) 내부에 금속을 매립하여 상기 HDD 영역(209)에 콘택되는 금속배선(도시하지 않음)을 형성하여 로직공정에서의 금속배선콘택(M1C) 공정을 완성한다.
이때, 금속배선 콘택 공정시, 미스-얼라인된 상태로 포토리소그래피를 수행함으로써 상기 금속배선 콘택홀(260)이 소자격리막(202) 상부에 형성될 수 있는데, 상기 소자격리막(202) 상부에 제 1 배리어층(240)이 형성되어 있어서 소자격리막에 대한 어택이 방지된다. 따라서, 고집적화된 반도체 소자를 형성함에 있어서, 금속배선 콘택 공정 마진이 확보된다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명의 반도체 소자의 형성방법은 다음과 같은 효과가 있다.
즉, 소자의 고집적화에 따라 금속배선콘택과 게이트 콘택 사이의 마진과, 금속배선콘택과 액티브 사이의 마진이 작아지고 있으며, 이러한 금속배선콘택 공정에서의 마진 문제를 해결하기 위해 본 발명이 제안된 것으로, 금속배선콘택과 액티브 사이의 마진이 작은 경우 포토공정상 미스-얼라인되더라도 소자격리막에 대한 어택을 방지할 수 있다.
따라서, 포토공정의 미스-얼라인에 의해 소자격리막 상부에 금속배선콘택이 형성되더라도 졍션 리키지에 대한 염려가 없으므로 소자의 신뢰도가 향상된다.
Claims (7)
- 반도체 기판에 소자격리막을 형성하는 단계와,상기 반도체 기판 상에 게이트를 형성하는 단계와,상기 게이트를 마스크로 하여 저농도 불순물을 이온주입하여 LDD영역을 형성하는 단계와,상기 게이트 양측벽에 측벽스페이서를 형성하는 단계와,상기 측벽스페이서를 마스크로 하여 고농도 불순물을 이온주입하여 HDD영역을 형성하는 단계와,상기 소자격리막 상부에 한하여 제 1 배리어층을 150~200Å의 두께로 형성하는 단계와,상기 제 1 배리어층을 포함한 전면에 제 2 배리어층을 형성하는 단계와,상기 제 2 배리어층을 포함한 전면에 PMD를 형성하는 단계와,상기 PMD 및 제 2 배리어층을 패터닝하여 금속배선 콘택홀을 형성하는 단계와,상기 금속배선 콘택홀 내부에 금속을 증착하여 금속배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 형성방법.
- 제 1 항에 있어서,상기 HDD 영역을 형성하는 단계 이후에,상기 반도체 기판에 대해 금속을 증착한 후 열처리하여 살리사이드층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 형성방법.
- 제 1 항에 있어서,상기 제 1 배리어층은 습식식각을 이용하여 패터닝하는 것을 특징으로 하는 반도체 소자의 형성방법.
- 제 1 항에 있어서,상기 제 1 배리어층은 건식식각을 이용하여 패터닝하는 것을 특징으로 하는 반도체 소자의 형성방법.
- 제 1 항에 있어서,상기 제 1 배리어층은 실리콘 질화물로 형성하는 것을 특징으로 하는 반도체 소자의 형성방법.
- 제 1 항에 있어서,상기 제 1 배리어층은 실리콘 산화물로 형성하는 것을 특징으로 하는 반도체 소자의 형성방법.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040114795A KR100672672B1 (ko) | 2004-12-29 | 2004-12-29 | 반도체 소자의 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040114795A KR100672672B1 (ko) | 2004-12-29 | 2004-12-29 | 반도체 소자의 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060076398A KR20060076398A (ko) | 2006-07-04 |
| KR100672672B1 true KR100672672B1 (ko) | 2007-01-24 |
Family
ID=37168687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040114795A KR100672672B1 (ko) | 2004-12-29 | 2004-12-29 | 반도체 소자의 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100672672B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100982959B1 (ko) * | 2008-03-13 | 2010-09-17 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
| KR101876305B1 (ko) | 2013-01-04 | 2018-07-11 | 삼성전자주식회사 | 반도체 장치 및 그의 형성방법 |
-
2004
- 2004-12-29 KR KR1020040114795A patent/KR100672672B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060076398A (ko) | 2006-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20030000074A (ko) | 공유 콘택을 가지는 반도체 장치 및 그 제조 방법 | |
| JP2003037115A (ja) | 半導体装置の製造方法 | |
| KR20010014940A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100278996B1 (ko) | 반도체장치의 콘택 형성방법 | |
| KR100731096B1 (ko) | 반도체 소자 및 이의 제조방법 | |
| KR100791683B1 (ko) | 수평형 모스 트랜지스터 및 그 제조 방법 | |
| JPH0878354A (ja) | 集積回路におけるコンタクト及びその製造方法 | |
| KR100293052B1 (ko) | 반도체 소자 제조 방법 | |
| KR100672672B1 (ko) | 반도체 소자의 형성방법 | |
| KR100278994B1 (ko) | 반도체장치의 콘택 형성방법 | |
| KR100292939B1 (ko) | 반도체장치및그의제조방법 | |
| KR100273296B1 (ko) | 모스 트랜지스터 제조방법 | |
| US6987038B2 (en) | Method for fabricating MOS field effect transistor | |
| KR20060073818A (ko) | 반도체 소자의 콘택 제조 방법 | |
| KR100982959B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100606952B1 (ko) | 반도체 소자의 트랜지스터 형성방법 | |
| KR100606953B1 (ko) | 반도체 소자의 형성방법 | |
| JPH08250603A (ja) | 半導体装置及びその製造方法 | |
| KR100500937B1 (ko) | 모스트랜지스터의 구조 및 그 제조방법 | |
| KR20000039307A (ko) | 반도체장치의 콘택 형성방법 | |
| KR100247811B1 (ko) | 반도체장치의 제조방법 | |
| KR100356472B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100565754B1 (ko) | 반도체 소자의 형성방법 | |
| KR100546804B1 (ko) | 반도체 소자의 층간 절연막 제조방법 | |
| KR100307296B1 (ko) | 반도체장치의 콘택 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111220 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |