KR910003786A - 게이트전극 형성방법 - Google Patents
게이트전극 형성방법 Download PDFInfo
- Publication number
- KR910003786A KR910003786A KR1019890010257A KR890010257A KR910003786A KR 910003786 A KR910003786 A KR 910003786A KR 1019890010257 A KR1019890010257 A KR 1019890010257A KR 890010257 A KR890010257 A KR 890010257A KR 910003786 A KR910003786 A KR 910003786A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- film
- gate electrode
- oxide film
- polyside
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 4
- 230000015572 biosynthetic process Effects 0.000 title 1
- 239000010408 film Substances 0.000 claims 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims 4
- 238000005530 etching Methods 0.000 claims 3
- 238000005468 ion implantation Methods 0.000 claims 3
- 150000004767 nitrides Chemical class 0.000 claims 3
- 125000006850 spacer group Chemical group 0.000 claims 3
- 238000009792 diffusion process Methods 0.000 claims 2
- 239000002184 metal Substances 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 2
- 229920005591 polysilicon Polymers 0.000 claims 2
- 229910021332 silicide Inorganic materials 0.000 claims 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 2
- 239000010409 thin film Substances 0.000 claims 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 230000006866 deterioration Effects 0.000 claims 1
- 239000012535 impurity Substances 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 238000010405 reoxidation reaction Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제3도는 본 발명에 의해 게이트전극을 형성하는 과정을 나타낸 단면도.
Claims (1)
- 실리콘 기판 상부에 게이트 산화막을 형성하고 도프된 폴리 실리콘과 금속 실리사이드를 순차적으로 형성하여 폴리사이드를 형성하고 마스크 패턴공정으로 도프된 폴리실리콘과 금속 실리사이드의 소정부분을 제거하여 게이트 전극을 형성한다음, 게이트 전극용 폴리사이드 상부 및 측변에 산화에 의한 실리콘 산화막을 형성한후 N-불순물을 이온주입 공정으로 LDD영역을 형성한다음. 전체적으로 실리콘 산화막을 소정두께로 증착하여 비등방성 식각으로 스페이서를 형성하고 상기 LDD영역에 이온주입으로 N+소오스/드레인 확산영역을 형성하는 것으로 이루어지는 반도체 소자 제조방법에 있어서, 게이트 전극용 폴리사이드를 형성하고 후공정으로 재산화시에 노출에 의한 폴리사이드가 열화되는 것을 방지하기 위하여, 상기의 LDD영역을 형성한다음, 전체적으로 실리콘 질화막 또는 이에 상응하는 박막을 얇게 증착하는 공정과, 스페이서용 실리콘 산화막을 상기 질화막 상부에 소정두께로 도포한 후에 상기의 질화막 또는 이에 사응하는 절연막을 식각정지점으로 한 비등방성 식각으로 스페이서를 형성하는 공정과, 상기 공정에 의해 노출된 질화막 또는 이에 상응하는 절연막을 실리콘 산화막과는 선택적 식각으로 완전히 제거하는 공정과, 상기 LDD영역에 이온주입으로 N+소오스/드레인 확산영역을 형성하는 공정으로 이루어진 것을 특징으로 하는 게이트 전극 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890010257A KR920006433B1 (ko) | 1989-07-20 | 1989-07-20 | Mosfet 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890010257A KR920006433B1 (ko) | 1989-07-20 | 1989-07-20 | Mosfet 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910003786A true KR910003786A (ko) | 1991-02-28 |
| KR920006433B1 KR920006433B1 (ko) | 1992-08-06 |
Family
ID=19288224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890010257A KR920006433B1 (ko) | 1989-07-20 | 1989-07-20 | Mosfet 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920006433B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5904362A (en) * | 1994-06-14 | 1999-05-18 | World Industry Co., Ltd. | Forward-drive apparatus for a bicycle |
-
1989
- 1989-07-20 KR KR1019890010257A patent/KR920006433B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5904362A (en) * | 1994-06-14 | 1999-05-18 | World Industry Co., Ltd. | Forward-drive apparatus for a bicycle |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920006433B1 (ko) | 1992-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970003718A (ko) | 모스 전계 효과 트랜지스터 형성 방법 | |
| KR920001754A (ko) | Mos 트랜지스터용 다층 게이트 전극을 제조하는 방법 | |
| KR910013450A (ko) | 전력-mos 반도체 디바이스를 제조하기위한 프로세스 및 디바이스 | |
| KR910003786A (ko) | 게이트전극 형성방법 | |
| KR950004584A (ko) | 오프셋 구조의 다결정 실리콘 박막 트랜지스터 제조방법 | |
| KR920015619A (ko) | 엘리베이티드 소스/드레인형 mos fet의 제조방법 | |
| KR960026459A (ko) | 트랜지스터 제조방법 | |
| KR970054268A (ko) | 반도체 에스 오 아이 소자의 제조방법 | |
| KR100201781B1 (ko) | 박막 트랜지스터 형성방법 | |
| KR960009015A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR960026973A (ko) | 박막트랜지스터 제조방법 | |
| KR970054379A (ko) | 엘디디(ldd) 모스(mos) 소자의 제조 방법 | |
| KR940016902A (ko) | 모스(mos) 트랜지스터 제조방법 | |
| KR970003704A (ko) | 폴리사이드 저도핑 드레인 구조의 트랜지스터 제조방법 | |
| KR930022591A (ko) | 모스트랜지스터의 제조방법 | |
| KR960036142A (ko) | 박막트랜지스터 구조 및 제조방법 | |
| KR920011562A (ko) | Ldd구조의 트랜지스터 제조방법 | |
| KR910005441A (ko) | 실리사이드를 사용한 매설 접촉 형성방법 | |
| KR950034828A (ko) | 구리전극을 적용하는 모스 트랜지스터의 제조방법 및 게이트 구조 | |
| KR970003720A (ko) | 모스 전계 효과 트랜지스터의 제조방법 | |
| KR960026435A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR920016611A (ko) | 금속실리사이드 보호층 제조방법 | |
| KR970004095A (ko) | 고집적 박막 트랜지스터 제조 방법 | |
| KR970053068A (ko) | 반도체 소자의 제조방법 | |
| KR970052859A (ko) | 실리사이드 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080728 Year of fee payment: 17 |
|
| EXPY | Expiration of term |