KR970003704A - 폴리사이드 저도핑 드레인 구조의 트랜지스터 제조방법 - Google Patents

폴리사이드 저도핑 드레인 구조의 트랜지스터 제조방법 Download PDF

Info

Publication number
KR970003704A
KR970003704A KR1019950019152A KR19950019152A KR970003704A KR 970003704 A KR970003704 A KR 970003704A KR 1019950019152 A KR1019950019152 A KR 1019950019152A KR 19950019152 A KR19950019152 A KR 19950019152A KR 970003704 A KR970003704 A KR 970003704A
Authority
KR
South Korea
Prior art keywords
gate
forming
polysilicon layer
layer
photoresist pattern
Prior art date
Application number
KR1019950019152A
Other languages
English (en)
Other versions
KR0172768B1 (ko
Inventor
황준
김천수
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950019152A priority Critical patent/KR0172768B1/ko
Publication of KR970003704A publication Critical patent/KR970003704A/ko
Application granted granted Critical
Publication of KR0172768B1 publication Critical patent/KR0172768B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 실리사이드의 높은 반사율로 인한 게이트 길이의 변화를 방지하고, 트랜지스터 제조공정을 간소화하기 위한 저도핑 드레인 구조의 트랜지스터 제조방법에 관한 것으로, 본 발명의 일실시예는 반도체 소자 제조공정 중 폴리사이드 저도핑 드레인 구조의 트랜지스터 제조방법에 있어서, 반도체기판에 소자분리막 형성 후 게이트절연막, 게이트폴리실리콘막을 차례로 형성한 다음, 게이트 패턴 형성을 위한 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각마스크로 사용하여 상기 게이트폴리실리콘막을 식각하되 감광막 패턴이 형성되지 않은 영역에도 소정정도 잔류하도록 과소식각하는 단계; 상기 감광막 패턴을 제거하고 소스/드레인 형성을 위해 1차 이온주입하는 단계; 상기 게이트폴리실리콘막 측벽에 실리사이드 스페이서를 형성하는 단계; 상기 실리사이드 스페이서를 식각마스크로 이용하여 상기 잔류하는 폴리실리콘막, 게이트절연막을 식각한 후, 소스/드레인 형성을 위해 2차 이온주입하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

Description

폴리사이드 저도핑 드레인 구조의 트랜지스터 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2D도는 본 발명의 일실시예에 따른 폴리사이드 저도핑 드레인 구조의 트랜지스터 제조과정을 나타내는 단면도.

Claims (6)

  1. 반도체 소자 제조공정 중 폴리사이드 저도핑 드레인 구조의 트랜지스터 제조방법에 있어서, 반도체기판에 소자분리막 형성 후 게이트절연막, 게이트폴리실리콘막을 차례로 형성한 다음, 게이트 패턴 형성을 위한 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각마스크로 사용하여 상기 게이트폴리실리콘막을 식각하되 감광막 패턴이 형성되지 않은 영역에도 소정정도 잔류하도록 과소식각하는 단계; 상기 감광막 패턴을 제거하고 소스/드레인 형성을 위해 1차 이온주입하는 단계; 상기 게이트폴리실리콘막 측벽에 실리사이드 스페이서를 형성하는 단계; 상기 실리사이드 스페이서를 식각마스크로 이용하여 상기 잔류하는 폴리실리콘막, 게이트절연막을 식각한 후, 소스/드레인 형성을 위해 2차 이온주입하는 단계를 포함하여 이루어지는 것을 특징으로 하는 폴리사이드 저도핑 드레인 구조의 트랜지스터 제조방법.
  2. 제1항에 있어서, 상기 잔류하는 폴리실리콘막의 두께는 300 내지 500A인 것을 특징으로 하는 폴리사이드 저도핑 드레인 구조의 트랜지스터 제조방법.
  3. 제2항에 있어서, 상기 폴리실리콘막의 잔류는 이후 게이트폴리실리콘막 측벽에 스페이서 형성시 하부의 게이트절연막이 손상되는 것을 방지하기 위함인 것을 특징으로 하는 폴리사이드 저도핑 드레인 구조의 트랜지스터 제조방법.
  4. 제1항에 있어서, 상기 게이트폴리실리콘막 측벽에 실리사이드 스페이서를 형성하는 단계는 소스/드레인 형성을 위해 1차 이온주입 후 전체 상부에 실리사이드막을 증착한 다음, 블랭킷 식각함으로써 이루어지는 것을 특징으로 하는 폴리사이드 저도핑 드레인 구조의 트랜지스터 제조방법.
  5. 반도체 소자 제조공정 중 폴리사이드 저도핑 드레인 구조의 트랜지스터 제조방법에 있어서, 반도체기판에 소자분리막 형성 후 게이트절연막, 제1게이트폴리실리콘막, 실리사이드막, 제2게이트폴리실리콘막을 차례로 형성한 다음, 게이트 패턴 형성을 위한 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각마스크로 사용하여 상기 제2게이트폴리실리콘막, 실리사이드막, 제1게이트폴리실리콘막, 게이트절연막을 식각하여 게이트 패턴을 형성하는 단계; 소스/드레인 형성을 위해 1차 이온주입하는 단계; 상기 게이트패턴 측벽에 절연스페이서를 형성하는 단계; 소스/드레인 형성을 위해 2차 이온주입하는 단계를 포함하여 이루어지는 것을 특징으로 하는 폴리사이드 저도핑 드레인 구조의 트랜지스터 제조방법.
  6. 제1항에 있어서, 상기 제2게이트폴리실리콘막은 300 내지 800A 두께로 형성되는 것을 특징으로 하는 폴리사이드 저도핑 드레인 구조의 트랜지스터 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950019152A 1995-06-30 1995-06-30 폴리사이드 구조의 게이트 전극을 갖는 트랜지스터 제조 방법 KR0172768B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950019152A KR0172768B1 (ko) 1995-06-30 1995-06-30 폴리사이드 구조의 게이트 전극을 갖는 트랜지스터 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950019152A KR0172768B1 (ko) 1995-06-30 1995-06-30 폴리사이드 구조의 게이트 전극을 갖는 트랜지스터 제조 방법

Publications (2)

Publication Number Publication Date
KR970003704A true KR970003704A (ko) 1997-01-28
KR0172768B1 KR0172768B1 (ko) 1999-03-30

Family

ID=19419495

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950019152A KR0172768B1 (ko) 1995-06-30 1995-06-30 폴리사이드 구조의 게이트 전극을 갖는 트랜지스터 제조 방법

Country Status (1)

Country Link
KR (1) KR0172768B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000073372A (ko) * 1999-05-10 2000-12-05 김영환 반도체 소자의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000073372A (ko) * 1999-05-10 2000-12-05 김영환 반도체 소자의 제조방법

Also Published As

Publication number Publication date
KR0172768B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
KR970008656A (ko) 반도체 소자 제조방법
JPH04328864A (ja) 超高集積半導体メモリ装置の製造方法
KR960036086A (ko) 플래쉬 이이피롬 셀의 제조방법
KR970003704A (ko) 폴리사이드 저도핑 드레인 구조의 트랜지스터 제조방법
KR0147466B1 (ko) 반도체장치의 제조방법
KR930011258A (ko) 트랜치 커패시터를 갖는 dram의 제조방법
KR100215871B1 (ko) 반도체 소자의 제조방법
KR0144545B1 (ko) 저도핑 드레인구조의 박막 트랜지스터 및 그 제조방법
KR100328689B1 (ko) 고집적박막트랜지스터제조방법
KR100460704B1 (ko) 에스램의바텀게이트형박막트랜지스터제조방법
KR960035903A (ko) 박막 트랜지스터 제조 방법
KR960026766A (ko) 트랜지스터 제조방법
KR970054382A (ko) 저도핑 드레인 구조의 모스 트랜지스터 제조 방법
KR970054268A (ko) 반도체 에스 오 아이 소자의 제조방법
KR970054478A (ko) 이중막 스페이서를 이용한 금속실리사이드 게이트 전극 형성 방법
KR960002864A (ko) 스택틱 램 셀 제조 방법
KR950021201A (ko) 반도체 소자의 스페이서 형성방법
KR970053072A (ko) Mosfet의 제조방법
KR970004032A (ko) 플래시 메모리 제조방법
KR970054501A (ko) 저도핑 드레인 구조의 박막 트랜지스터 제조 방법
KR960002693A (ko) 트랜지스터 제조 방법
KR930020716A (ko) Itldd 구조의 반도체장치의 제조방법
KR960035902A (ko) 저도핑 드레인 구조의 박막 트랜지스터 제조 방법
KR940001408A (ko) 반도체의 메모리셀 제조방법
KR910003786A (ko) 게이트전극 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060920

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee