KR900003999A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR900003999A
KR900003999A KR1019890011866A KR890011866A KR900003999A KR 900003999 A KR900003999 A KR 900003999A KR 1019890011866 A KR1019890011866 A KR 1019890011866A KR 890011866 A KR890011866 A KR 890011866A KR 900003999 A KR900003999 A KR 900003999A
Authority
KR
South Korea
Prior art keywords
film
semiconductor device
forming
concentration impurity
impurity region
Prior art date
Application number
KR1019890011866A
Other languages
English (en)
Inventor
야스노리 니까자끼
도시히꼬 곤도
Original Assignee
야마무라 가쯔미
세이꼬 엡슨 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마무라 가쯔미, 세이꼬 엡슨 가부시끼 가이샤 filed Critical 야마무라 가쯔미
Publication of KR900003999A publication Critical patent/KR900003999A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

내용 없음

Description

반도체 장치 및 그 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 한 실시예를 도시하는 반도체 장치의 주요부 단면도,
제3도는 (a) 내지 (c)는 본 발명의 반도체 장치의 제조 방법의 한 실시예를 도시하는 주요부 단면에 의한 제조 공정 프로우도.

Claims (8)

  1. 고농도의 불순물 영역과 이 고농도 불순물 영역에 접속하여 형성된 저농도 불순물 영역으로 형성되는 불순물확산층을 갖는 MOS형의 반도체 장치에 있어서, 각각 별도의 공정에서 형성된 제1의 막 및 제2의 막의 2층의 막으로 구성되고 이 제2막의 막이 상기 제1의 막의 측면에 형성되어지는 게이트 전극을 갖고, 이 게이트 전극이 상기 저농도 불순물 영역을 포함하는 채널 영역위에 형성되는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 게이트 전극의 일부를 구성하는 상기 제2의 막은, 상기 저농도 불순물 영역위에 대응하여 존재하고 있는 것을 특징으로 하는 반도체 장치.
  3. 제1항 또는 2항에 있어서, 제1의 막과 제2의 막은 서로 다른 도체층으로 되는 것을 특징으로 하는 반도체 장치.
  4. 제1항 내지 제3항중 어느 한항에 있어서, 제2의 막보다 제1의 막의 편이 에칭 속도가 늦은 도체층으로 형성되는 것을 특징으로 하는 반도체 장치.
  5. 제1항 내지 제4항중 어느 한항에 있어서, 최소한 제2의 막은 다결성 실리콘으로 형성되는 것을 특징으로 하는 반도체 장치.
  6. 제1항 내지 제4항중 어느 한항에 있어서, 제1의 막은 다결성 실리콘, Mo, W, Ti중 어느것의 고융점 금속, 이 고융점 금속의 실리사이드, 상기 다결정 실리콘과 싱기 고융점 금속의 실리사이드의 2층으로 형성되는 폴리사드중에서 선택된 일종의 막으로 되는 것을 특징으로 하는 반도체 장치.
  7. 제1항 내지 제6항중 어느 한항에 있어서, 불순물 확산층과 게이트 전극이 동일 도전형의 불순물이 도입되는 것임을 특징으로 하는 반도체 장치,
  8. 드레인 근처의 전계완화를 하는 LDD 구조의 MOS형의 반도체 장치의 제조 방법에 있어서, 반도체 기판에 소자 분리 절연막ㅇ르 형성한후 게이트 절연막을 형성하는 공정과, 이 게이트 절연막위의 소정의 위치에 게이트 전극을 형성하는 공정과, 이 게이트 전극의 외측의 상기 반도체 기판에 상기 반도체 기판과 반대 도전형의 저농도 불순물 영역의 층을 형성하는 공정과, 전체면에 도체층을 형성하는 공정과, 전체면을 이방성에칭에 의해 에칭을 행하고 상기 게이트 전극의 외측에 접하여 상기 도체층으로 되는 측벽 도체층을 형성하는 공정과, 이 측벽 도체층의 외측의 상기 반도체 기판에 상기 저농도 불순물 영역과 동일 도전형의 고농도 불순물 영역의 층을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 장치 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890011866A 1988-08-23 1989-08-21 반도체 장치 및 그 제조 방법 KR900003999A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP20903588 1988-08-23
JP63-209035 1988-08-23
JP130069 1989-05-25
JP1130069A JPH02138747A (ja) 1988-08-23 1989-05-25 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
KR900003999A true KR900003999A (ko) 1990-03-27

Family

ID=16566176

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890011866A KR900003999A (ko) 1988-08-23 1989-08-21 반도체 장치 및 그 제조 방법

Country Status (2)

Country Link
JP (1) JPH02138747A (ko)
KR (1) KR900003999A (ko)

Also Published As

Publication number Publication date
JPH02138747A (ja) 1990-05-28

Similar Documents

Publication Publication Date Title
KR930006972A (ko) 전계 효과 트랜지스터의 제조 방법
KR930005257A (ko) 박막 전계효과 소자 및 그의 제조방법
KR890003038A (ko) 페데스탈 구조를 가지는 반도체 제조 공정
KR920020755A (ko) 박막전계효과소자(薄膜電界效果素子) 및 그의 제조방법
KR890013796A (ko) 반도체장치 및 그 제조방법
KR900019239A (ko) 집적회로용 로칼인터커넥트
KR910001886A (ko) 반도체장치와 그 제조방법
KR920010975A (ko) 반도체장치 및 그의 제조방법
KR920017279A (ko) Mos형 반도체장치 및 그 제조방법
KR970003688A (ko) 반도체 소자의 트랜지스터 제조방법
KR880006789A (ko) 고신뢰성 반도체 장치와 그 제조 방법
KR920022562A (ko) 반도체 집적 회로 제조방법
KR900015311A (ko) 반도체장치 및 그 제조방법
KR930005203A (ko) 반도체 장치 및 그 제조방법
KR890016620A (ko) 반도체 집적회로장치의 제조방법
KR970030676A (ko) 반도체 장치 및 그 제조 방법
KR920015622A (ko) 집적 회로의 제조방법
KR900003999A (ko) 반도체 장치 및 그 제조 방법
KR930009127A (ko) Mos형 트랜지스터 반도체 장치 및 그 제조방법
KR910001876A (ko) 반도체 장치 제조방법
KR890001197A (ko) 반도체 장치 제조방법
KR930017097A (ko) 반도체 장치 및 그 제조방법
KR920016611A (ko) 금속실리사이드 보호층 제조방법
KR920008971A (ko) 소오스/드레인 자기정합 방식의 반도체 장치의 제조방법
KR960026170A (ko) 콘택 홀 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application