KR920022507A - 반도체 메모리 소자의 제조방법 - Google Patents
반도체 메모리 소자의 제조방법 Download PDFInfo
- Publication number
- KR920022507A KR920022507A KR1019910008005A KR910008005A KR920022507A KR 920022507 A KR920022507 A KR 920022507A KR 1019910008005 A KR1019910008005 A KR 1019910008005A KR 910008005 A KR910008005 A KR 910008005A KR 920022507 A KR920022507 A KR 920022507A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- node
- memory device
- manufacturing
- semiconductor memory
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 7
- 229920005591 polysilicon Polymers 0.000 claims 7
- 150000004767 nitrides Chemical class 0.000 claims 3
- 229910021332 silicide Inorganic materials 0.000 claims 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 2
- 239000003990 capacitor Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 (a)-(h)는 본 발명에 따른 반도체 메모리 소자의 제조공정도이다.
Claims (1)
- 게이트를 형성시킨 반도체 기판상에 제1산화막을 도포하고 비트라인 콘택과 노드콘택을 형성시키는 공정과, 전면을 도핑된 폴리실리콘으로 평탄화하고 그위에 실리사이드를 도포하는 공정과, 비트라인영역의 상기 도핑된 폴리실리콘과 상기 실리사이드는 남기고 노드영역에는 일정두께의 상기 도핑된 폴리실리콘만 남기는 공정과, 전면을 제2산화막으로 평탄화하고 그위에 질화막을 도포하는 공정과, 상기 노드영역상의 상기 도핑된 폴리실리콘을 노출시키는 공정과, 전면에 노드폴리시리콘을 도포한후 상기 질화막상의 상기 노들폴리실리콘의 일부를 식각하고 상기 질화막을 제거하는 공정과, 그위에 유전체막, 플레이트 폴리실리콘을 도포하여 커패시터를 형성하는 공정으로 이루어진 반도체 메모리 소자의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910008005A KR930011121B1 (ko) | 1991-05-16 | 1991-05-16 | 반도체 메모리 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910008005A KR930011121B1 (ko) | 1991-05-16 | 1991-05-16 | 반도체 메모리 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920022507A true KR920022507A (ko) | 1992-12-19 |
| KR930011121B1 KR930011121B1 (ko) | 1993-11-24 |
Family
ID=19314572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910008005A KR930011121B1 (ko) | 1991-05-16 | 1991-05-16 | 반도체 메모리 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930011121B1 (ko) |
-
1991
- 1991-05-16 KR KR1019910008005A patent/KR930011121B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930011121B1 (ko) | 1993-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920017248A (ko) | 반도체 메모리 소자의 커패시터 제조방법 | |
| KR960032740A (ko) | 반도체 메모리소자의 커패시터 구조 및 그 제조방법 | |
| KR920022507A (ko) | 반도체 메모리 소자의 제조방법 | |
| KR940016887A (ko) | 반도체 소자의 미세 게이트전극 형성방법 | |
| KR970024207A (ko) | 디램 반도체소자의 제조방법(method for fabricating DRAM semiconductor device) | |
| KR930001458A (ko) | 반도체 메모리 소자의 제조방법 | |
| KR920015531A (ko) | 반도체 메모리소자의 커패시터 제조방법 | |
| KR950024334A (ko) | 반도체장치 제조방법 | |
| KR950004548A (ko) | 반도체소자 제조방법 | |
| KR950024346A (ko) | 반도체 메모리장치 제조방법 | |
| KR920013724A (ko) | 반도체 메모리 소자의 커패시터 제조방법 | |
| KR930001424A (ko) | 반도체 dram 소자의 캐패시터 제조방법 | |
| KR890017808A (ko) | 디램장치 및 제조방법 | |
| KR920013720A (ko) | 폴리마이드를 이용한 반도체 메모리소자의 커패시터 제조방법 | |
| KR920010916A (ko) | 반도체 메모리 셀 제조방법 | |
| KR920020739A (ko) | 메모리 셀 제조방법 | |
| KR940022830A (ko) | 메모리 소자의 커패시터 제조방법 | |
| KR960032601A (ko) | 폴리사이드와 폴리사이드간의 접촉방법 | |
| KR940022861A (ko) | 메모리 소자의 커패시터 제조방법 | |
| KR930003355A (ko) | 반도체 소자의 제조방법 | |
| KR970013384A (ko) | 반도체 메모리장치의 제조방법 | |
| KR920015528A (ko) | 반도체 메모리 소자의 더블스택 커패시터 제조방법 | |
| KR930003391A (ko) | 반도체 메모리 소자의 커패시터 제조 방법 | |
| KR950024345A (ko) | 반도체 메모리장치 제조방법 | |
| KR970003959A (ko) | 캐패시터의 전하저장전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20021018 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |