KR960032740A - 반도체 메모리소자의 커패시터 구조 및 그 제조방법 - Google Patents
반도체 메모리소자의 커패시터 구조 및 그 제조방법 Download PDFInfo
- Publication number
- KR960032740A KR960032740A KR1019950003024A KR19950003024A KR960032740A KR 960032740 A KR960032740 A KR 960032740A KR 1019950003024 A KR1019950003024 A KR 1019950003024A KR 19950003024 A KR19950003024 A KR 19950003024A KR 960032740 A KR960032740 A KR 960032740A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- electrode
- deterioration
- reaction
- diffusion barrier
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 8
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 238000004519 manufacturing process Methods 0.000 title abstract description 4
- 230000004888 barrier function Effects 0.000 claims abstract 8
- 238000006243 chemical reaction Methods 0.000 claims abstract 8
- 238000009792 diffusion process Methods 0.000 claims abstract 8
- 230000002265 prevention Effects 0.000 claims abstract 6
- 230000006866 deterioration Effects 0.000 claims abstract 4
- 238000000034 method Methods 0.000 claims 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 4
- 239000000463 material Substances 0.000 claims 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 2
- 235000012239 silicon dioxide Nutrition 0.000 claims 2
- 239000000377 silicon dioxide Substances 0.000 claims 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 2
- 239000010937 tungsten Substances 0.000 claims 2
- 229910052721 tungsten Inorganic materials 0.000 claims 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims 2
- -1 tungsten nitride Chemical class 0.000 claims 2
- 229910021342 tungsten silicide Inorganic materials 0.000 claims 2
- 238000005530 etching Methods 0.000 claims 1
- 239000011810 insulating material Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract 2
- 238000006731 degradation reaction Methods 0.000 abstract 2
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
DRAM 소자의 커패시터의 구조 및 그 제조방법에 대해 기재되어 있다. 이는 단위 메모리 셀에 하나씩, 트랜지스터의 소오스와 연결되도록 형성되어 있는 제1전극, 트랜지스터의 소오스와 연결되어 있는 부분을 제외한 모든 상기 제1전극의 최하부 표면에 형성되어 있는 열화방지막, 상기 열화방지막 하부에 형성되어 있는 하지막, 상기 하지막과 열화방지막 사이에 부분적으로 형성되어 있는 언더컷, 제1전극, 하지막 및 상기 언더컷에 의해 노출된 열화방지막의 표면에 형성된 고유전체막, 상기 제1전극 상에 형성되어 있는 고유전체막과 언더컷 부분을 제외한 상기 하지막 상에 형성되어 있는 고유전체막 상에 형성되어 있는 반응 및 확산방지막 및 상기 고유전체막과 반응 및 확산방지막의 전면에 형성되어 있는 제2전극을 포함하는 것을 특징으로 한다. 따라서, 커패시터 제조공정 중에서 발생하는 언더컷에 의한 누설전류의 양이 증가하는 것을 방지할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3A도 내지 제3E도는 본 발명의 일 실시예에 의한 반도체 메모리소자의 커패시터 제조방법을 설명하기 위해 도시한 단면도들이다.
Claims (11)
- 단위 메모리 셀에 하나씩, 트랜지스터의 소오스와 연결되도록 형성되어 있는 제1전극; 트랜지스터의 소오스와 연결되어 있는 부분을 제외한 모든 상기 제1전극의 최하부 표면에 형성되어 있는 열화방지막; 상기 열화방지막 하부에 형성되어 있는 하지막; 상기 하지막과 열화방지막 사이에 부분적으로 형성되어 있는 언더컷; 제1전극, 하지막 및 상기 언더컷에 의해 노출된 열화방지막의 표면에 형성된 고유전체막; 상기 제1전극 상에 형성되어 있는 고유전체막과 언더컷 부분을 제외한 상기 하지막 상에 형성되어 있는 고유전체막 상에 형성되어 있는 반응 및 확산방지막; 및 상기 고유전체막과 반응 및 확산방지막의 전면에 형성되어 있는 제2전극을 포함하는 것을 특징으로 하는 반도체 메모리소자의 커패시터 구조.
- 제1항에 있어서, 상기 제1 및 제2전극은 다결정실리콘으로 구성되어 있는 것을 특징으로 하는 반도체 메모리 소자의 커패시터 구조.
- 제1항에 있어서, 상기 열화방지막은 실리콘 질화막으로 구성되어 있는 것을 특징으로 하는 반도체 메모리 소자의 커패시터 구조.
- 제1항에 있어서, 상기 반응 및 확산방지막은 티타늄 질화막, 텅스텐 질화막 및 텅스텐 실리사이드 중 어느 하나를 포함하는 물질로 구성되어 있는 것을 특징으로 하는 반도체 메모리소자의 커패시터 구조.
- 제1항에 있어서, 상기 하지막은 이산화실리콘으로 구성되어 있는 것을 특징으로 하는 반도체 메모리소자의 커패시터 구조.
- 반도체기판에 트랜지스터 및 비트라인을 형성하는 제1공정; 결과물 전면에 절연물질을 도포하여 하지막을 형성하는 제2공정; 상기 하지막 상에 열화방지막을 형성하는 제3공정; 상기 하지막 및 열화방지막을 부분적으로 식각하여 상기 트랜지스터의 소오스를 표면으로 노출시키는 콘택홀을 형성하는 제4공정; 결과물 상에 상기 소오스와 연결되는 제1전극을 형성하는 제5공정; 결과물 전면에 고유전체막을 형성하는 제6공정; 결과물 상에 제1반응 및 확산방지막을 증착하는 제7공정; 및 결과물 전면에 제2전극을 형성하는 제8공정을 포함하는 것을 특징으로 하는 반도체 메모리소자의 커패시터 제조방법.
- 제6항에 있어서, 상기 하지막은 불산을 함유하는 에천트에 녹는 물질로 형성되고, 상기 열화방지막은 불산을 함유하는 에천트에 녹지않는 물질로 형성되는 것을 특징으로 하는 반도체 메모리소자의 커패시터 제조방법.
- 제7항에 있어서, 상기 하지막은 이산화실리콘으로 형성되고, 상기 열화방지막은 실리콘 질화막으로 형성되는 것을 특징으로 하는 반도체 메모리소자의 커패시터 제조방법.
- 제6항에 있어서, 상기 제1 및 제2전극은 다결정실리콘으로 형성되는 것을 특징으로 하는 반도체 메모리소자의 커패시터 제조방법.
- 제6항에 있어서, 상기 제5공정 후에, 제2반응 및 확산방지막을 증착하는 공정을 더 포함하는 것을 특징으로 하는 반도체 메모리소자의 커패시터 제조방법.
- 제6항 및 제10항 중 어느 한 항에 있어서, 상기 반응 및 확산방지막은 티타늄 질화막, 텅스텐 질화막 및 텅스텐 실리사이드 중 어느 하나를 포함하는 물질로 형성되는 것을 특징으로 하는 반도체 메모리소자의 커패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950003024A KR0144921B1 (ko) | 1995-02-17 | 1995-02-17 | 반도체 메모리소자의 커패시터 구조 및 그 제조방법 |
| US08/589,712 US5847424A (en) | 1995-02-17 | 1996-01-24 | Capacitor of semiconductor memory device and manufacturing method thereof |
| JP02290196A JP3562894B2 (ja) | 1995-02-17 | 1996-02-08 | 半導体メモリ素子のキャパシター及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950003024A KR0144921B1 (ko) | 1995-02-17 | 1995-02-17 | 반도체 메모리소자의 커패시터 구조 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960032740A true KR960032740A (ko) | 1996-09-17 |
| KR0144921B1 KR0144921B1 (ko) | 1998-07-01 |
Family
ID=19408289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950003024A KR0144921B1 (ko) | 1995-02-17 | 1995-02-17 | 반도체 메모리소자의 커패시터 구조 및 그 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5847424A (ko) |
| JP (1) | JP3562894B2 (ko) |
| KR (1) | KR0144921B1 (ko) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2567015B2 (ja) * | 1988-02-23 | 1996-12-25 | 日本電気株式会社 | 入力電圧検出回路 |
| JPH10242411A (ja) * | 1996-10-18 | 1998-09-11 | Sony Corp | 半導体メモリセルのキャパシタ構造及びその作製方法 |
| US6075266A (en) * | 1997-01-09 | 2000-06-13 | Kabushiki Kaisha Toshiba | Semiconductor device having MIS transistors and capacitor |
| JP3090198B2 (ja) * | 1997-08-21 | 2000-09-18 | 日本電気株式会社 | 半導体装置の構造およびその製造方法 |
| US6150706A (en) * | 1998-02-27 | 2000-11-21 | Micron Technology, Inc. | Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer |
| US6682970B1 (en) | 1998-02-27 | 2004-01-27 | Micron Technology, Inc. | Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer |
| US7034353B2 (en) * | 1998-02-27 | 2006-04-25 | Micron Technology, Inc. | Methods for enhancing capacitors having roughened features to increase charge-storage capacity |
| US6218256B1 (en) * | 1999-04-13 | 2001-04-17 | Micron Technology, Inc. | Electrode and capacitor structure for a semiconductor device and associated methods of manufacture |
| US6399983B1 (en) * | 1999-09-02 | 2002-06-04 | Micron Technology, Inc. | Reduction of shorts among electrical cells formed on a semiconductor substrate |
| KR100705926B1 (ko) * | 1999-12-22 | 2007-04-11 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| PE20011350A1 (es) * | 2000-05-19 | 2002-01-15 | Vertex Pharma | PROFARMACO DE UN INHIBIDOR DE ENZIMA CONVERTIDORA DE INTERLEUCINA-1ß (ICE) |
| DE10025107A1 (de) | 2000-05-20 | 2001-11-22 | Stolberger Metallwerke Gmbh | Elektrisch leifähiges Metallband und Steckverbinder |
| US6746877B1 (en) * | 2003-01-07 | 2004-06-08 | Infineon Ag | Encapsulation of ferroelectric capacitors |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0738068A (ja) * | 1993-06-28 | 1995-02-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH0794600A (ja) * | 1993-06-29 | 1995-04-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5364813A (en) * | 1993-09-01 | 1994-11-15 | Industrial Technology Research Institute | Stacked DRAM poly plate capacitor |
| US5464786A (en) * | 1994-10-24 | 1995-11-07 | Micron Technology, Inc. | Method for forming a capacitor having recessed lateral reaction barrier layer edges |
-
1995
- 1995-02-17 KR KR1019950003024A patent/KR0144921B1/ko not_active IP Right Cessation
-
1996
- 1996-01-24 US US08/589,712 patent/US5847424A/en not_active Expired - Lifetime
- 1996-02-08 JP JP02290196A patent/JP3562894B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5847424A (en) | 1998-12-08 |
| JP3562894B2 (ja) | 2004-09-08 |
| JPH08250678A (ja) | 1996-09-27 |
| KR0144921B1 (ko) | 1998-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960032740A (ko) | 반도체 메모리소자의 커패시터 구조 및 그 제조방법 | |
| KR950004548A (ko) | 반도체소자 제조방법 | |
| KR970024207A (ko) | 디램 반도체소자의 제조방법(method for fabricating DRAM semiconductor device) | |
| KR940010333A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR970053822A (ko) | 반도체소자의 커패시터 제조방법 | |
| KR970003965A (ko) | 캐패시터의 전하저장 전극 형성 방법 | |
| KR940016504A (ko) | 반도체 소자의 콘택 제조방법 | |
| KR970024212A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR920022507A (ko) | 반도체 메모리 소자의 제조방법 | |
| KR950024334A (ko) | 반도체장치 제조방법 | |
| KR950004547A (ko) | 반도체 소자의 제조방법 | |
| KR960019721A (ko) | 반도체 메모리 장치의 커패시터 및 제조방법 | |
| KR960032601A (ko) | 폴리사이드와 폴리사이드간의 접촉방법 | |
| KR940027173A (ko) | 반도체 소자의 제조방법 | |
| KR930014968A (ko) | 메모리 셀의 실리더형 캐패시터 제조방법 | |
| KR960002839A (ko) | 반도체 기억장치 제조방법 | |
| KR970003996A (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR970003966A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR950004563A (ko) | 반도체 기억장치 제조방법 | |
| KR930003364A (ko) | 반도체 장치의 제조방법 | |
| KR970053985A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR930014975A (ko) | 메모리 소자의 캐패시터 셀 제조방법 | |
| KR960043179A (ko) | 반도체 소자의 폴리실리콘 형성방법 | |
| KR950025984A (ko) | 캐패시터 제조방법 | |
| KR970024179A (ko) | 캐패시터의 전하저장 전극 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment | ||
| FPAY | Annual fee payment | ||
| EXPY | Expiration of term |