KR970024207A - 디램 반도체소자의 제조방법(method for fabricating DRAM semiconductor device) - Google Patents

Abstract

본 발명은 고집적 DRAM 소자의 제조방법에 관한 것으로, 스토어리지 커패시터의 하부전극(30)을 형성하고, 주변회로 영역(A)과 셀 영역(B) 위에 유전체막(40)을 형성하며, 유전체막(40) 위에 스토어리지 커패시터의 상부 전극용 금속막(50)을 적층하고, 포토레지스트를 도포한 후, 주변회로 영역(A)에서의 저항체 형성을 위한 포토레지스트 패턴(80a)을 형성하여 금속막(50)을 식각하여 저항체(50a)를 형성함으로써, 저항체의 활성화를 위한 후속 열처리 없이 저항체를 형성할 수 있게 된다.

Description

디램 반도체소자의 제조방법(method for fabricating DRAM semiconductor device)

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1A도 내지 제1E도는 본 발명에 따른 DRAM 소자의 제조방법을 공정순서대로 나타낸 단면도.

Claims (4)

1. 웨이퍼 위에 층간절연막(10)을 형성하고 매립 컨택(20)을 형성한 후 스토어리지 커패시터의 하부전극(30)을 형성하는 공정과; 주변회로 영역(A)과 셀 영역(B) 위에 유전체막(40)을 형성하는 공정과; 상기 유전체막(40) 위에 상기 스토어리지 커패시터의 상부전극용 금속막(50)과 폴리실리콘막을 소정의 두께로 순차적으로 적층하고 포토레지스트를 도포한 후, 상기 셀 영역(B)내의 포토레지스트(70)는 그대로 둔채 상기 주변회로 영역(A)에서 상기 폴리실리콘막을 건식식각한 후 상기 포토레지스트를 제거하는 공정과; 포토레지스트(80a, 80b)를 도포한 후 상부전극과 저항체를 패터닝하여 금속막 저항체(50a)를 형성하고 공정을 포함하는 것을 특징으로 하는 디램 반도체소자의 제조방법.
2. 제1항에 있어서, 상기 하부전극(30)은 폴리실리콘이나 금속으로 형성되는 것을 특징으로 하는 디램 반도체소자의 제조방법.
3. 제1항에 있어서, 상기 유전체막(40)은 Ta₂O₅와 BST 및 SiN/SiO2 중 어느 하나로 구성되는 것을 특징으로 하는 디램 반도체소자의 제조방법.
4. 제1항 내지 제3항 중 어느 한항에 있어서, 상기 금속막(50)은 Ti, TiN, TiSix, W, WSix, Al, 이들의 조합물, 또는 이들과 폴리실리콘의 조합물로 구성되는 것을 특징으로 하는 디램 반도체소자의 제조방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.