KR970024318A - 캐패시터의 전하저장 전극 및 그 형성 방법 - Google Patents
캐패시터의 전하저장 전극 및 그 형성 방법 Download PDFInfo
- Publication number
- KR970024318A KR970024318A KR1019950036979A KR19950036979A KR970024318A KR 970024318 A KR970024318 A KR 970024318A KR 1019950036979 A KR1019950036979 A KR 1019950036979A KR 19950036979 A KR19950036979 A KR 19950036979A KR 970024318 A KR970024318 A KR 970024318A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- charge storage
- storage electrode
- layer
- capacitor
- Prior art date
Links
- 238000003860 storage Methods 0.000 title claims abstract description 14
- 239000003990 capacitor Substances 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 title claims description 4
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 claims abstract 4
- 239000000758 substrate Substances 0.000 claims abstract 4
- 239000010410 layer Substances 0.000 claims 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 7
- 229920005591 polysilicon Polymers 0.000 claims 7
- 239000011521 glass Substances 0.000 claims 6
- 229920002120 photoresistant polymer Polymers 0.000 claims 5
- 238000005530 etching Methods 0.000 claims 4
- 125000006850 spacer group Chemical group 0.000 claims 4
- 241000238631 Hexapoda Species 0.000 claims 2
- 230000004888 barrier function Effects 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 239000011229 interlayer Substances 0.000 claims 2
- 238000002955 isolation Methods 0.000 claims 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims 1
- 238000005229 chemical vapour deposition Methods 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
반도체 소자 및 그 제조 방법
2. 발명이 해결하려고 하는 기술적 과제
종래의 16M DRAM 제조에 이용되는 핀 구조 또는 실린더 구조의 캐패시터는 용량을 증가시키기 위하여 반도체 기판에 접촉하는 면적을 늘려야 하므로 단위 웨이퍼당 생산되는 소자의 수가 줄어든다는 문제점을 해결하고자 함.
3. 발명의 해결방법의 요지
핀 구조와 실리더 구조의 캐패시터를 복합하므로써 캐패시터가 반도체 기판 상에 점유하는 면적은 증가시키지 않고 전하용량을 높일 수 있는 캐패시터의 전하저장 전극을 제조하고자 함.
7. 발명의 중요한 용도
반도체 소자의 캐패시터의 전하저장 전극을 형성하는데 이용됨.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1G도는 본 발명의 반도체 소자의 캐패시터의 전하저장 전극 형성 방법에 따른 공정도.
Claims (3)
- 반도체 소자의 커패시터의 전하저장 전극을 제조하는 방법에 있어서, 반도체 기판에 소자 분리막, 모스 트트랜지스터, 층간절연막이 형성된 구조 상에 제 1 식각 중지막을 형성하고 캐패시터를 형성하기 위한 콘택홀을 형성한 후, 제 1 폴리실리콘 전하저장 전극을 형성하는 단계와, 전하저장 전극을 모양 형성을 용이하게 하기 위한 제 1 오존-인유리막을 형성하고 상기 콘택홀 상부의 일부가 오픈된 제 1 포토레지스트 패턴을 형성하는 단계와, 상기 제 1 포토레지스트 패턴을 식각 베리어로 이용하여 상기 제 1 오존-인유리막을 식각하고 잔류 포토레지스트를 제거하는 단계와, 전하저장 전극용 제 2 폴리실리콘막과 전하저장 전극의 모양 형성을 용이하게 하기 위한 제 2 오존-인유리막을 차례로 형성하는 단계와, 상기 제2 폴리실리콘충을 정의하기 위한 제 2 포토레지스트 패턴을 형성하고 이를 식각 베리어로 이용하여 상기 제 2 오존-인유리막과 제 2 폴리실리콘충을 식각한 후 잔류 포토레지스트를 제거하는 단계와, 상기 제 2 오존-인유리막과 제 2 폴리실리콘의 측벽에 스페이서를 형성하기 위한 제 3 폴리실리콘을 증착하는 단계와, 블랭킷 식각을 실시하여 측벽 스페이서를 형성하는 단계와, 상기 측벽 스페이서를 보호하기 위한 제2 식각 중지막을 형성한 후, 제 3 폴리실리콘 전하저장 전극을 형성하는 단계와, 상기 제 2 식각 중지막과 제 2 및 제 1 오존-인유리막을 습식 식각하는 단계를 포함하여 이루어진 것을 특징으로 하는 캐패시터의 전하저장 전극 형성 방법.
- 제 1 항에 있어서, 상기 제 1 및 제 2 식각 중지막은 플라즈마 화학 증착방식으로 형성된 테트라-에틸-오소-실리케이트막인 것을 특징으로 하는 캐패시터의 전하저장 전극 형성 방법.
- 반도체 소자의 캐패시터의 전하저장 전극에 있어서, 반도체 기판에 소자 분리막, 모스 트랜지스터, 층간절연막 및 캐패시터를 형성하기 위한 콘택홀이 형성된 구조 상에 중심부만이 연결된 상층, 중층, 하층으로 이루어진 핀 구조의 제 1 전하저장 전극과, 상기 제 1 전하저장 전극의 중층의 측벽보다 소정의 길이만큼 더 긴 높이를 갖는 측벽 스페이서로 이루어진 실린더 구조의 제 2 전하저장 전극을 포함하여 이루어진 것을 특징으로 하는 캐패시터의 전하저장 전극.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950036979A KR970024318A (ko) | 1995-10-25 | 1995-10-25 | 캐패시터의 전하저장 전극 및 그 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950036979A KR970024318A (ko) | 1995-10-25 | 1995-10-25 | 캐패시터의 전하저장 전극 및 그 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970024318A true KR970024318A (ko) | 1997-05-30 |
Family
ID=66583995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950036979A KR970024318A (ko) | 1995-10-25 | 1995-10-25 | 캐패시터의 전하저장 전극 및 그 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970024318A (ko) |
-
1995
- 1995-10-25 KR KR1019950036979A patent/KR970024318A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930015010A (ko) | 반도체 기억장치의 전하저장전극 제조방법 | |
| KR930011256A (ko) | 커패시터 및 그 제조방법 | |
| KR970053990A (ko) | 강유전체 캐패시터의 제조방법 | |
| KR970024318A (ko) | 캐패시터의 전하저장 전극 및 그 형성 방법 | |
| KR950007098A (ko) | 디램셀 제조방법 | |
| KR970023729A (ko) | 캐패시터의 전하저장 전극 및 그 형성 방법 | |
| KR0151257B1 (ko) | 반도체 메모리장치 제조방법 | |
| KR970024207A (ko) | 디램 반도체소자의 제조방법(method for fabricating DRAM semiconductor device) | |
| KR970024212A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR970054029A (ko) | 캐패시터의 전하저장 전극 형성 방법 | |
| KR0156169B1 (ko) | 반도체 메모리장치 제조방법 | |
| KR970024179A (ko) | 캐패시터의 전하저장 전극 형성 방법 | |
| KR0176267B1 (ko) | 반도체 메모리소자의 제조방법 | |
| KR970054026A (ko) | 반도체 소자의 캐패시터 및 그 제조 방법 | |
| KR960030407A (ko) | 반도체 메모리장치의 캐패시터 및 그 제조방법 | |
| KR970003965A (ko) | 캐패시터의 전하저장 전극 형성 방법 | |
| KR970053887A (ko) | 반도체 소자의 캐패시터 및 그 제조 방법 | |
| KR970053804A (ko) | 캐패시터 제조 방법 | |
| KR970024146A (ko) | 캐패시터의 전하저장 전극 형성 방법 | |
| KR970003966A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR970054028A (ko) | 캐패시터의 전하저장 전극 및 그 형성 방법 | |
| KR970053888A (ko) | 캐패시터의 전하 저장 전극 형성 방법 | |
| KR970024145A (ko) | 캐패시터 제조방법 | |
| KR970054031A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR970053929A (ko) | 캐패시터의 전하저장 전극 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |