KR960043179A - 반도체 소자의 폴리실리콘 형성방법 - Google Patents
반도체 소자의 폴리실리콘 형성방법 Download PDFInfo
- Publication number
- KR960043179A KR960043179A KR1019950012611A KR19950012611A KR960043179A KR 960043179 A KR960043179 A KR 960043179A KR 1019950012611 A KR1019950012611 A KR 1019950012611A KR 19950012611 A KR19950012611 A KR 19950012611A KR 960043179 A KR960043179 A KR 960043179A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- forming
- semiconductor device
- metal silicide
- insulating film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract 18
- 229920005591 polysilicon Polymers 0.000 title claims abstract 18
- 239000004065 semiconductor Substances 0.000 title claims abstract 9
- 230000015572 biosynthetic process Effects 0.000 title 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 7
- 238000011065 in-situ storage Methods 0.000 claims abstract description 6
- 230000008021 deposition Effects 0.000 claims abstract description 5
- 239000001257 hydrogen Substances 0.000 claims abstract description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical group [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 3
- 238000000151 deposition Methods 0.000 claims abstract 8
- 229910052751 metal Inorganic materials 0.000 claims abstract 6
- 239000002184 metal Substances 0.000 claims abstract 6
- 229910021332 silicide Inorganic materials 0.000 claims abstract 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract 6
- 239000000758 substrate Substances 0.000 claims abstract 3
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 고집적 반도체 소자의 폴리실리콘 형성방법에 관한 것으로서, 특히 폴리실리콘과 텅스텐 실리사이드 구조로 이루어진 비트라인 및 캐패시터에서 고온 조건하에서 단시간 수소를 이용한 프리베이킹 공정을 실시함으로써 콘택 저항을 감소시키는 반도체 소자의 폴리실리콘 형성방법에 관한 것으로서, 실리콘 기판에 게이트전극과 소오스, 드레인 영역을 형성하고 전체 구조 상부에 절연막을 형성한 후, 콘택 홀을 형성하여 상기 드레인 영역을 노출시킨 다음, 전체 구조 상부에 폴리실리콘 및 금속 실리사이드를 순차적으로 증착하여 비트라인을 형성하고, 전체 구조 상부에 절연막을 증착한 다음, 콘택 홀을 형성하여 상기 소오스 영역을 노출시킨 다음, 전체 구조 상부에 폴리실리콘 및 금속 실리사이드를 순차적으로 증착하여 이루어지는 반도체 소자의 비트라인 형성방법에 있어서, 상기 폴리실리콘 증착전 및 금속 실리사이드 증착전에 자연 산화막을 제거하기 위한 수소 가스를 이용한 인-시튜 프리베이킹 공정을 실시함으로써 콘택 저항을 감소시킬 수 있고 필링 현상을 억제할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 실시예에 따른 텅스텐 실리사이드 증착전 수소를 이용한 인-시튜 프리베니킹 공정시의 온도 프로파일을 나타낸 그래프.
Claims (6)
- 반도체 기판에 접합부를 형성하고, 절연막을 증착한 다음, 상기 절연막을 식각하여 접합부가 노출되도록 콘택홀을 형성하고, 폴리실리콘을 증착하여 콘택을 이루는 반도체 소자의 제조방법에 있어서, 상기 폴리실리콘 증착전에 자연 산화막을 제거하기 위하여 수소 가스를 이용한 인-시튜 프리베이킹 공정을 실시하는 것을 특징으로 하는 반도체 소자의 폴리실리콘 형성방법.
- 제1항에 있어서, 상기 폴리실리콘 증착단게 이후에 폴리실리콘 상부에 형성된 자연 산화막을 제거하기 위한 수소 가스를 이용한 인-시튜 프리베이킹 공정을 실시한 후, 금속 실리사이드막을 적층하는 단계를 포함 하는 것을 특징으로 하는 반도체 소자의 폴리실리콘 형성방법.
- 제2항에 있어서, 상기 금속 실리사이드는 텅스텐 실리사이드인 것을 특징으로 하는 반도체 소자의 폴리실리콘 형성방법.
- 제1항에 있어서, 상기 폴리실리콘은 도프트 폴리실리콘인 것을 특징으로 하는 반도체 소자의 폴리실리콘 형성방법.
- 제1항 또는 제2항에 있어서, 상기 수소를 이용한 인-시튜 프리베이킹 공정은 750℃∼900℃의 온도 범위에 서 30초∼90초 동안 실시하는 것을 특징으로 하는 반도체 소자의 폴리실리콘 형성방법.
- 반도체 기판에 접합부를 형성하고, 절연막을 증착한다음, 상기 절연막을 식각하여 접합부가 노출되도록 콘택홀을 형성하고, 폴리실리콘을 증착하여 콘택을 이루는 반도체 소자의 제조방법에 있어서, 상기 폴리실리콘 증착후에 상기 폴리실리콘 상부에 형성된 자연 산화막을 제거하기 위한 수소 가스를 이용한 인-시튜 프리베이킹 공정을 실시한 후, 금속 실리사이드막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 폴리실리콘 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950012611A KR960043179A (ko) | 1995-05-19 | 1995-05-19 | 반도체 소자의 폴리실리콘 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950012611A KR960043179A (ko) | 1995-05-19 | 1995-05-19 | 반도체 소자의 폴리실리콘 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960043179A true KR960043179A (ko) | 1996-12-23 |
Family
ID=66525683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950012611A KR960043179A (ko) | 1995-05-19 | 1995-05-19 | 반도체 소자의 폴리실리콘 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960043179A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100219571B1 (ko) * | 1996-12-30 | 1999-09-01 | 윤종용 | 반도체기판의 열처리 방법 및 반도체 메모리장치의 제조방법 |
-
1995
- 1995-05-19 KR KR1019950012611A patent/KR960043179A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100219571B1 (ko) * | 1996-12-30 | 1999-09-01 | 윤종용 | 반도체기판의 열처리 방법 및 반도체 메모리장치의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950021220A (ko) | 반도체 소자의 텅스텐 실리사이드 형성방법 | |
| KR960026869A (ko) | 반도체 소자의 제조방법 | |
| KR960019770A (ko) | 상보형 모스 소자의 게이트 전극 형성 방법 | |
| KR940020531A (ko) | 콘택홀에 금속플러그 제조방법 | |
| KR960032740A (ko) | 반도체 메모리소자의 커패시터 구조 및 그 제조방법 | |
| KR960043179A (ko) | 반도체 소자의 폴리실리콘 형성방법 | |
| KR940012609A (ko) | 디램셀의 저장전극 제조방법 | |
| KR940001405A (ko) | 메모리셀 캐패시터의 유전막 누설전류 개선방법 | |
| KR960035888A (ko) | 치밀한 티타늄 질화막 형성방법 및 이를 이용한 반도체 소자의 제조방법 | |
| KR960042961A (ko) | 반도체 소자의 확산방지층 형성방법 | |
| KR950025868A (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR940001279A (ko) | 반도체의 금속배선 형성방법 | |
| KR100201781B1 (ko) | 박막 트랜지스터 형성방법 | |
| KR960035875A (ko) | 반도체 소자의 게이트전극 형성방법 | |
| KR970053822A (ko) | 반도체소자의 커패시터 제조방법 | |
| KR950004548A (ko) | 반도체소자 제조방법 | |
| KR980005677A (ko) | 반도체 소자의 실리사이드 형성방법 | |
| KR950025984A (ko) | 캐패시터 제조방법 | |
| KR920016611A (ko) | 금속실리사이드 보호층 제조방법 | |
| KR960039215A (ko) | 박막트랜지스터 오믹콘택형성방법 | |
| KR970052328A (ko) | 반도체 소자의 도선층 형성 방법 | |
| KR970052507A (ko) | 반도체 소자의 제조방법 | |
| KR970004080A (ko) | 박막트랜지스터 제조방법 | |
| KR970052346A (ko) | 반도체 소자의 실리사이드막 제조방법 | |
| KR960032652A (ko) | 게이트 전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |