KR930003355A - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR930003355A KR930003355A KR1019910011716A KR910011716A KR930003355A KR 930003355 A KR930003355 A KR 930003355A KR 1019910011716 A KR1019910011716 A KR 1019910011716A KR 910011716 A KR910011716 A KR 910011716A KR 930003355 A KR930003355 A KR 930003355A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- trench
- gate
- insulating film
- semiconductor device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 반도체 소자의 제조공정도.
Claims (3)
- 하나의 트렌지스터와 하나의 커패시터를 가지는 디램의 메모리 셀에 있어서, 실리콘기판(1)에 웰(2)을 형성하여 비트라인과 게이트가 형성될 부분에 트렌치와 소정의 부위에 필드산화막(3)을 형성하는 공정과, 트렌치 양 측벽에 폴리실리콘을 증착하고 RIE하여 게이트(5)를 형성하는 공정과, 상기의 게이트(5)사이에 공통 소오스/드레인을 형성함과 아울러 필드 산화막(3)과 트렌치 사이에 또다른 소오스/드레인을 형성하는 공정과, 전표면에 절연막(7)을 증착한뒤 상기 공통 소오스/드레인 영역에 형성될 절연막(7)을 식각하여 콘택을 형성하고 콘택부위에 비트라인을 형성하는 공정과, 절연막(10)을 전표면에 증착한뒤, 또 다른 소오스/드레인 영역에 형성된 절연막(10)을 식각하여 콘택부위를 형성하고 콘택부위에 저장전극(11)을 형성하는 공정과, 상기 저장전극위에 유전막(12)및 플레이트 전극(13)을 형성하는 공정으로된 반도체 소자 제조방법.
- 제1항에 있어서, 스토리지 노드를 형성하는 물질로 인시투 도핑된 비정질 실리콘으로 함을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 비트라인을 폴리실리콘(8)과 실리콘 텅스텐(9)으로 트렌치에 형성함을 특징으로 하는 반도체 소자의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910011716A KR930008015B1 (ko) | 1991-07-10 | 1991-07-10 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910011716A KR930008015B1 (ko) | 1991-07-10 | 1991-07-10 | 반도체 소자의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930003355A true KR930003355A (ko) | 1993-02-24 |
KR930008015B1 KR930008015B1 (ko) | 1993-08-25 |
Family
ID=19317056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910011716A KR930008015B1 (ko) | 1991-07-10 | 1991-07-10 | 반도체 소자의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR930008015B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100974729B1 (ko) * | 2010-04-06 | 2010-08-06 | 주식회사신원 | 앙고라 헤어의 분리방법 |
-
1991
- 1991-07-10 KR KR1019910011716A patent/KR930008015B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100974729B1 (ko) * | 2010-04-06 | 2010-08-06 | 주식회사신원 | 앙고라 헤어의 분리방법 |
Also Published As
Publication number | Publication date |
---|---|
KR930008015B1 (ko) | 1993-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910019237A (ko) | 커패시터 dram 셀의 제조방법 | |
KR960019727A (ko) | 반도체 메모리장치 및 그 제조방법 | |
KR970077655A (ko) | 디램 셀, 디램 및 그의 제조 방법 | |
KR940022840A (ko) | 반도체 장치의 메모리셀 제조방법 및 구조 | |
KR960019728A (ko) | 반도체 메모리장치 및 그 제조방법 | |
US5236858A (en) | Method of manufacturing a semiconductor device with vertically stacked structure | |
KR930003355A (ko) | 반도체 소자의 제조방법 | |
KR950004547A (ko) | 반도체 소자의 제조방법 | |
KR940011800B1 (ko) | Dram 셀 구조 | |
KR930008882B1 (ko) | 반도체 메모리 소자의 더블스택 커패시터 제조방법 | |
KR950007113A (ko) | 반도체 메모리 장치 및 그 제조방법 | |
KR950024334A (ko) | 반도체장치 제조방법 | |
KR930006921A (ko) | 반도체 메모리 장치의 제조방법 및 그 구조 | |
KR940008097A (ko) | 캐패시터 용량을 증대한 반도체 메모리 셀 제조방법 | |
KR930015005A (ko) | 디램셀의 제조방법 | |
KR900017148A (ko) | 고집적 트렌치형 디램 셀의 제조방법 | |
KR970008499A (ko) | 반도체 메모리장치 제조방법 | |
KR960012516A (ko) | 스태틱 랜덤 억세스 메모리 소자 및 그 제조방법 | |
KR940001395A (ko) | 디램 셀의 구조 및 제조방법 | |
KR950030356A (ko) | 반도체장치 제조방법 | |
KR20030002315A (ko) | 반도체 소자 | |
KR930003392A (ko) | 반도체 기억장치 및 이의 형성방법 | |
KR950021610A (ko) | 반도체 장치 및 그 제조방법 | |
KR920008932A (ko) | 이중 커패시터 스택구조의 메모리셀 제조방법 | |
KR890016674A (ko) | 디램 셀 및 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050721 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |