KR970008499A - 반도체 메모리장치 제조방법 - Google Patents
반도체 메모리장치 제조방법 Download PDFInfo
- Publication number
- KR970008499A KR970008499A KR1019950019682A KR19950019682A KR970008499A KR 970008499 A KR970008499 A KR 970008499A KR 1019950019682 A KR1019950019682 A KR 1019950019682A KR 19950019682 A KR19950019682 A KR 19950019682A KR 970008499 A KR970008499 A KR 970008499A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- storage node
- layer
- polysilicon layer
- substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 메모리장치 제조방법에 관한 것으로, 고집적 DRAM에 적당한 대용량의 커패시터를 제조하기 위한 것이다.
본 발명의 실리콘기판 소정 영역에 게이트와 소오스 및 드레인영역으로 이루어진 트랜지스터를 형성하는 단계와, 기판 전면에 절연층과 폴리실리콘층을 차례로 형성하는 단계, 상기 폴리실리콘층 및 절연층을 선택적으로 식각하여 상기 트랜지스터의 소오스 및 드레인영역을 노출시키는 스토리지노드 콘택을 형성하는 단계, ODE 에쳔트로 상기 스토리지노드 콘택영역의 노출된 실리콘기판 부분 및 상기 폴리실리콘층 표면을 식각하는 단계, 기판과 반대도전형의 불순물을 고농도로 이온주입하는 단계, 기판 전면에 스토리지노드 형성용 도전층을 형성하는 단계, 상기 도전층 및 상기 폴리실리콘층을 소정패턴으로 패터닝하여 스토리지노드를 형성하는 단계, 상기 스토리지노드 전면에 커패시터 유전체막을 형성하는 단계, 및상기 커패시터 유전체막 전면에 커패시터 플레이트 전극을 형성하는 단계를 포함하여 이루어지는 반도체 메모리장치 제조방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 DRAM 커패시터 제조방법을 도시한 공정순서도.
Claims (4)
- 실리콘기판 소정영역에 게이트와 소오스 및 드레인영역으로 이루어진 트랜지스터를 형성하는 단계와, 기판전면에 절연층과 폴리실리콘층을 차례로 형성하는 단계, 상기 폴리실리콘층 및 절연층을 선택적으로 식각하여 상기 트랜지스터의 소오스 및 드레인영역을 노출시키는 스토리지노드 콘택을 형성하는 단계, ODE 에쳔트로 상기 스토리지노드 콘택영역의 노출된 실리콘기판 부분 및 상기 폴리실리콘층 표면을 식각하는 단계, 기판과 반대도전형의 불순물을 고농도로 이온주입하는 단계, 기판 전면에 스토리지노드 형성용 도전층을 형성하는 단계, 상기 도전층 및 상기 폴리실리콘층을 소정패턴으로 패터닝하여 스토리지노드를 형성하는 단계, 상기 스토리지노드 전면에 커패시터 유전체막을 형성하는 단계, 및상기 커패시터 유전체막 전면에 커패시터 플레이트 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 메모리장치 제조방법.
- 제1항에 있어서, 상기 절연층은 CVD산화막으로 형성하는 것을 특징으로 하는 반도체 메모리장치 제조방법.
- 제1항에 있어서, 상기 제1도전층 및 제2도전층은 폴리실리콘을 증착하여 형성하는 것을 특징으로 하는 반도체 메모리장치 제조방법.
- 제1항에 있어서, 상기 ODE 에쳔트로 상기 스토리지노드 콘택 영역의 노출된 실리콘기판 부분 및 상기 폴리실리콘층 표면을 식각하는 단계에서 상기 스토리지노드 콘택 영역의 노출된 기판부분의 〈111〉면을 따라 식각이 이루어짐과동시에 상기 폴리실리콘층 표면에 요철부가 형성되는 것을 특징으로 하는 반도체 메모리장치 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950019682A KR0156169B1 (ko) | 1995-07-05 | 1995-07-05 | 반도체 메모리장치 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950019682A KR0156169B1 (ko) | 1995-07-05 | 1995-07-05 | 반도체 메모리장치 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970008499A true KR970008499A (ko) | 1997-02-24 |
| KR0156169B1 KR0156169B1 (ko) | 1998-10-15 |
Family
ID=19419877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950019682A KR0156169B1 (ko) | 1995-07-05 | 1995-07-05 | 반도체 메모리장치 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0156169B1 (ko) |
-
1995
- 1995-07-05 KR KR1019950019682A patent/KR0156169B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0156169B1 (ko) | 1998-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950028198A (ko) | 캐패시터 제조방법 | |
| EP0487739A4 (en) | Method of manufacturing semiconductor device | |
| KR960019728A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR970004000A (ko) | 승압용 모스 커패시터를 갖는 반도체장치 및 그 제조방법 | |
| KR970008499A (ko) | 반도체 메모리장치 제조방법 | |
| KR950007113A (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| KR970003952A (ko) | 스태틱 랜덤 액세스 메모리 및 그 제조방법 | |
| KR930003355A (ko) | 반도체 소자의 제조방법 | |
| KR950033617A (ko) | 액정표시장치의 제조방법 | |
| KR950021584A (ko) | 반도체 기억소자 형성방법 | |
| KR960043200A (ko) | 반도체 메모리장치의 제조방법 | |
| KR960043290A (ko) | 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법 | |
| KR970048712A (ko) | 액정표시장치의 제조방법 | |
| KR960035797A (ko) | 반도체 소자의 콘택형성방법 | |
| KR970024205A (ko) | 반도체 소자의 디램 제조방법 | |
| KR940001418A (ko) | 반도체 소자의 전하저장전극 제조 방법 | |
| KR940022835A (ko) | 한쌍의 반도체 메모리 셀 및 그 제조방법 | |
| KR940022856A (ko) | 디램 셀 제조방법 | |
| KR900019017A (ko) | 디램셀의 제조방법 | |
| KR950004546A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR910017635A (ko) | 메모리 셀 커패시터 제조방법 | |
| KR950030356A (ko) | 반도체장치 제조방법 | |
| KR970077741A (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR940010337A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR920010898A (ko) | 반도체 메모리 셀 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060619 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |