KR940022835A - 한쌍의 반도체 메모리 셀 및 그 제조방법 - Google Patents
한쌍의 반도체 메모리 셀 및 그 제조방법 Download PDFInfo
- Publication number
- KR940022835A KR940022835A KR1019930003595A KR930003595A KR940022835A KR 940022835 A KR940022835 A KR 940022835A KR 1019930003595 A KR1019930003595 A KR 1019930003595A KR 930003595 A KR930003595 A KR 930003595A KR 940022835 A KR940022835 A KR 940022835A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- node
- capacitor
- trench
- oxide film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 239000003990 capacitor Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 21
- 229920005591 polysilicon Polymers 0.000 claims abstract 21
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract 4
- 239000000758 substrate Substances 0.000 claims abstract 4
- 238000000151 deposition Methods 0.000 claims abstract 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 2
- 238000005137 deposition process Methods 0.000 claims abstract 2
- 238000001312 dry etching Methods 0.000 claims abstract 2
- 239000012535 impurity Substances 0.000 claims abstract 2
- 238000011065 in-situ storage Methods 0.000 claims abstract 2
- 229910052710 silicon Inorganic materials 0.000 claims abstract 2
- 239000010703 silicon Substances 0.000 claims abstract 2
- 230000008021 deposition Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
- H10B12/377—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate having a storage electrode extension located over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 기판 상에 형성된 억세스 트랜지스터와 캐패시터로 이루어지는 디램셀에 있어서, 필드 산화막을 사이에 두고 격리된 두개의 제1 및 제2트랜지스터가 배열되고, 제1트랜지스터에는 도포된 N+노드와 폴리실리콘 플레이트 전극 사이에 트랜치형으로 형성된 제1캐패시터가 연결되고, 제2트랜지스터에는 노드 폴리시리콘과 폴리실리콘 플레이트 전극 사이에 스택형으로 형성된 캐패시터가 연결되는 것이 특징인 한쌍의 반도체 메모리 셀이다.
본 발명의 셀을 제조하는 방법으로는 (1) 반도체 기판상에 필드영역과 활성영역을 정의하고, 게이트전극, 소오스/드레인 영역, 및 절연막을 형성하여 TR를 완성한 후, 얇은 산화막, 폴리실리콘, 두꺼운 산화막을 차례로 데포지션하고, 포토에치 공정으로 트렌치가 형성될 부분의 산화막과 폴리실리콘을 제거하고, 산화막을 마스크로 하여 건식식각공정으로 트렌치를 형성하는 공정, (2) 트렌치내를 불순물도핑하여 N+노드를 형성하고, 트렌치 형성시 마스크로 사용한 산화막 및 폴리실리콘을 제거한 후, 캐패시터의 유전체막을 얇게 형성하고, 인시튜 폴라실리콘 데포지션 공정을 실시하고, 포토/에치 공정으로 폴리실리콘 캐패시터 플레이터 전극을 형성하는 공정, (3) 다음에 유전체막을 형성하고, 포토레지스터를 도포하고 노광/에치 공정으로 캐패시터 노드 폴리실리콘의 콘택을 열며, 포토레지스트를 제거한 후, 캐패시터 노드용 폴리실리콘을 데포지션하여 포토/에치 공정으로 폴리실리콘으로 노드전극을 형성하는 공정으로 이루어 진다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 반도체 메모리 셀의 개패시터 구조를 설명하기 위한 단면도, 제4도는 본 발명의 반도체 메모리 셀의 캐패시터 제조방법을 설명하기위한 공정도.
Claims (3)
- 반도체 기판 상에 형성된 억세스 트랜지스터(10)와 캐패시터로 이루어지는 디램셀에 있어서, 필드산화막을 사이에 두고 격리된 두개의 제1 및 제2트랜지스터가 배열되고, 제1트랜지스터에는 도프된 N+노드(38)와 폴리실리콘 플레이트 전극( 40) 사이에 트렌치형으로 형성된 제1캐패시터가 연결되고, 제2트랜지스터에는 노드 폴리실리콘(48)과 폴리실리콘 플레이트 전극(40) 사이에 스택형으로 형성된 제2캐패시터가 연결되는 것이 특징인 한쌍의 반도체 메모리 셀.
- 한쌍의 반도체 메모리 셀을 제조하는 방법에 있어서, (1) 반도체 기판상에 필드영역과 활성영역을 정의하고, 게이트전극(12), 소오스/드레인 영역(13), 및 절연막(15)을 형성하고 TR.(10)를 완성한 후, 얇은 산화막(32), 폴리실리콘(34), 두꺼운 산화막(35)을 데포지션하고, 포토에치공정으로 트렌치가 형성될 부분의 산화막(35,32)과 폴리실리콘(34)을 제거하고, 산화막(35)를 마스크로 하여 건식식각공정으로 트렌치(36)를 형성하는 공정, (2) 트랜치내를 불순물도핑하여 N+노드(38)를 형성하고, 트렌치 형성시 마스크로 사용한 산화막 및 폴리실리콘을 제거한 후, 캐패시터의 제1유전체막(39)을 얇게 형성하고, 인시튜 폴리실리콘 데포지션공정을 실시하고, 포토/에치 공정으로 폴리실리콘 캐패시터 플레이터 전극(40)을 형성하는 공정, (3) 다음에 제2유전체막을 형성하고, 포토레지스터를 도포하고 노광/에치 공정으로 캐패시터 노드 폴리실리콘의 콘택을 열며, 포토레지스트를 제거한 후, 캐패시터 노드용 폴리실리콘을 데포지션하여 포토/에치 공정으로 폴리실리콘 노드전극( 48)을 형성하는 공정으로 이루어지는 한쌍의 반도체 메모리 셀 제조방법.
- 제2항에 있어서, 산화막(32)은 약 200Å, 폴리실리콘(34)은 약 2000Å, 두꺼운 산화막(35)은 5000 내지 7000Å 두께로 형성하고, 트렌치내를 POCL3도핑하여 N-노드(38)를 형성하며, 유전체막은 두께 약 70 내지 100Å 정도로 형성하는 것이 특징인 한쌍의 반도체 메모리 셀 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930003595A KR940022835A (ko) | 1993-03-11 | 1993-03-11 | 한쌍의 반도체 메모리 셀 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930003595A KR940022835A (ko) | 1993-03-11 | 1993-03-11 | 한쌍의 반도체 메모리 셀 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR940022835A true KR940022835A (ko) | 1994-10-21 |
Family
ID=66912442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930003595A KR940022835A (ko) | 1993-03-11 | 1993-03-11 | 한쌍의 반도체 메모리 셀 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940022835A (ko) |
-
1993
- 1993-03-11 KR KR1019930003595A patent/KR940022835A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5821139A (en) | Method for manufacturing a DRAM with increased electrode surface area | |
| US5459095A (en) | Method for making capacitor for use in DRAM cell using triple layers of photoresist | |
| KR0135067B1 (ko) | 반도체 장치의 메모리셀 제조방법 및 구조 | |
| US7358575B2 (en) | Method of fabricating SRAM device | |
| JPH0712058B2 (ja) | 半導体装置およびその製造方法 | |
| KR940022835A (ko) | 한쌍의 반도체 메모리 셀 및 그 제조방법 | |
| JPH02129956A (ja) | 半導体メモリ素子の製造方法 | |
| KR960015525B1 (ko) | 반도체 소자의 제조방법 | |
| KR100198660B1 (ko) | 메모리 셀 캐패시터 제조방법 | |
| KR960013640B1 (ko) | 디램 셀 제조방법 | |
| KR930009580B1 (ko) | 고집적 모스 기억소자의 커패시터 제조방법 | |
| KR960011472B1 (ko) | 반도체 기억장치 제조방법 | |
| KR0164152B1 (ko) | 반도체소자의 캐패시터의 제조방법 | |
| KR0156169B1 (ko) | 반도체 메모리장치 제조방법 | |
| KR930008070B1 (ko) | 디램 셀 제조방법 | |
| KR930008074B1 (ko) | 메모리 셀 제조방법 | |
| KR0136920B1 (ko) | 반도체소자의 제조방법 | |
| KR930009588B1 (ko) | 반도체 메모리 소자 제조방법 | |
| KR930008884B1 (ko) | 스택커패시터 셀 제조방법 | |
| KR960011665B1 (ko) | 반도체 소자용 적층 캐패시터 형성방법 | |
| KR920001915B1 (ko) | 다이나믹 랜덤 액세스 메모리 세포 및 그 제조방법 | |
| KR100359155B1 (ko) | 반도체소자의전하저장전극의제조방법 | |
| KR920008932A (ko) | 이중 커패시터 스택구조의 메모리셀 제조방법 | |
| KR100348296B1 (ko) | 반도체메모리장치의제조방법 | |
| KR920007351B1 (ko) | 더블 인터-폴리실리콘 스택 커패시터 셀 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |