KR920008932A - 이중 커패시터 스택구조의 메모리셀 제조방법 - Google Patents

이중 커패시터 스택구조의 메모리셀 제조방법 Download PDF

Info

Publication number
KR920008932A
KR920008932A KR1019900016273A KR900016273A KR920008932A KR 920008932 A KR920008932 A KR 920008932A KR 1019900016273 A KR1019900016273 A KR 1019900016273A KR 900016273 A KR900016273 A KR 900016273A KR 920008932 A KR920008932 A KR 920008932A
Authority
KR
South Korea
Prior art keywords
film
plate
forming
storage node
polysilicon
Prior art date
Application number
KR1019900016273A
Other languages
English (en)
Other versions
KR930011545B1 (ko
Inventor
김홍선
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019900016273A priority Critical patent/KR930011545B1/ko
Publication of KR920008932A publication Critical patent/KR920008932A/ko
Application granted granted Critical
Publication of KR930011545B1 publication Critical patent/KR930011545B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

이중 커패시터 스택구조의 메로리셀 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 공정 단면도.
제3도는 본 발명의 설계도.

Claims (4)

  1. 기판위에 통상의 방법으로 트랜지스터를 형성하는 단계와, 트랜지스터에 게이트 형성후에 자기정렬로 비트라인 폴리실리콘을 형성하는 단계, 절연산화막과 제1플레이트 마스크를 이용한 제1플레이트 실리콘막, 제1커패시터 유전체막, 제1스토리지노드 실리콘막을 차례로 형성하는 단계, 메몰콘택 에치후 제2스토리지노드 폴리실리콘을 증착하고 스토리지 노드 마스크를 이용하여 제1및 제2스토리지노드 폴리실리콘을 에치하는 단계, 제2케페시터 유전체막과 제2플레이트 폴리실리콘막을 증착하고 제1및 제2플레이트 실리콘막을 연결시키기위해 제2플레이트 마스크를 이용 제2플레이트 실리콘막과 제1및 제2커패시터 유전체막을 에치하고 제3플레이트 폴리실리콘막을 형성하는 단계, 절연산화막과 요철부분 평탄화를 위한 절연막과 금속전극을 차례로 형성하는 단계가 차례로 포함됨을 특징으로 하는 이중 케패시터 스택 구조의 메모리 셀 제조방법.
  2. 제1항에 있어서, 제1및 제2커패시터 유전체막은 ONO(산화막-질화막-산화막)막으로 형성함을 특징으로 하는 이중커패시터 스택주조의 메모리 셀 제조방법.
  3. 제1항 및 제2항에 있어서, 제1및 제2커패시터 유전체막은 소오스/드레인 접합에 대한 악영향을 방지하기 위해 약800-850℃에서 형성함을 특징으로 하는 이중 커패시터 스택구조 메모리 셀 제조방법.
  4. 제1항에 있어서, 요철부분 평탄화를 위한 절연막은 SOG막으로 형성함을 특징으로 하는 이중커패시터 스택구조의 메모리셀 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900016273A 1990-10-13 1990-10-13 반도체 소자의 커패시터 제조방법 KR930011545B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900016273A KR930011545B1 (ko) 1990-10-13 1990-10-13 반도체 소자의 커패시터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900016273A KR930011545B1 (ko) 1990-10-13 1990-10-13 반도체 소자의 커패시터 제조방법

Publications (2)

Publication Number Publication Date
KR920008932A true KR920008932A (ko) 1992-05-28
KR930011545B1 KR930011545B1 (ko) 1993-12-10

Family

ID=19304616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900016273A KR930011545B1 (ko) 1990-10-13 1990-10-13 반도체 소자의 커패시터 제조방법

Country Status (1)

Country Link
KR (1) KR930011545B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100411232B1 (ko) * 1996-12-30 2005-09-30 주식회사 하이닉스반도체 반도체 장치의 트랜지스터 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100411232B1 (ko) * 1996-12-30 2005-09-30 주식회사 하이닉스반도체 반도체 장치의 트랜지스터 제조방법

Also Published As

Publication number Publication date
KR930011545B1 (ko) 1993-12-10

Similar Documents

Publication Publication Date Title
KR960003773B1 (ko) 디램(DRAM) 셀(Cell) 제조방법
US4123300A (en) Integrated circuit process utilizing lift-off techniques
KR920008938A (ko) 스택캐패시터 및 그제조방법
KR920008932A (ko) 이중 커패시터 스택구조의 메모리셀 제조방법
KR910013273A (ko) 초고집적 디램셀 및 그 제조방법
KR960015525B1 (ko) 반도체 소자의 제조방법
KR920007143A (ko) 핀-스택구조의 셀 제조방법
KR100359763B1 (ko) 반도체 메모리 소자의 제조방법
KR960011472B1 (ko) 반도체 기억장치 제조방법
KR930008882B1 (ko) 반도체 메모리 소자의 더블스택 커패시터 제조방법
KR930011544B1 (ko) 적층형 셀 제조방법
KR930005737B1 (ko) 반도체 메모리 셀 제조방법
KR930009588B1 (ko) 반도체 메모리 소자 제조방법
KR100348296B1 (ko) 반도체메모리장치의제조방법
KR100365418B1 (ko) 반도체소자의캐패시터제조방법
KR0166809B1 (ko) 메모리 셀 커패시터 제조방법
KR930008884B1 (ko) 스택커패시터 셀 제조방법
KR0126114B1 (ko) 반도체 메모리 장치 제조방법
KR0164152B1 (ko) 반도체소자의 캐패시터의 제조방법
KR0172812B1 (ko) 기억소자의 구조
KR100215914B1 (ko) 메모리셀커패시터 제조방법
KR940022835A (ko) 한쌍의 반도체 메모리 셀 및 그 제조방법
KR920003471A (ko) T형 게이트의 스택셀 제조방법
KR930015005A (ko) 디램셀의 제조방법
KR950021584A (ko) 반도체 기억소자 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051116

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee