KR910013273A - 초고집적 디램셀 및 그 제조방법 - Google Patents

초고집적 디램셀 및 그 제조방법 Download PDF

Info

Publication number
KR910013273A
KR910013273A KR1019890017829A KR890017829A KR910013273A KR 910013273 A KR910013273 A KR 910013273A KR 1019890017829 A KR1019890017829 A KR 1019890017829A KR 890017829 A KR890017829 A KR 890017829A KR 910013273 A KR910013273 A KR 910013273A
Authority
KR
South Korea
Prior art keywords
layer
polycrystalline silicon
forming
dram cell
silicon layer
Prior art date
Application number
KR1019890017829A
Other languages
English (en)
Other versions
KR920010204B1 (ko
Inventor
박인선
최수한
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019890017829A priority Critical patent/KR920010204B1/ko
Priority to JP2056774A priority patent/JPH07109879B2/ja
Priority to US07/489,820 priority patent/US5096847A/en
Priority to DE4016347A priority patent/DE4016347C2/de
Priority to GB9011356A priority patent/GB2238659B/en
Publication of KR910013273A publication Critical patent/KR910013273A/ko
Application granted granted Critical
Publication of KR920010204B1 publication Critical patent/KR920010204B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Abstract

내용 없음.

Description

초고집적 디램셀 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3(A)∼(C)도는 제2도의 제조공정을 나타내는 단면도.

Claims (10)

  1. 스택캐패시터를 가지는 디램셀에 있어서, 제1도전형의 반도체기판에 채널영역으로 이격되어 형성된 상기 제1도전형과 반대도전형인 제2도전형의 소오스 및 드레인영역과, 일측단에 상기 채널영역이 접속된 소오스영역의 타측단에 형성된 필드산화막과, 상기 채널영역상에 형성된 게이트산화막층과, 상기 필드산화막층과 게이트산화막층의 상부에 형성된 제1다결정실리콘층과, 상기 제1다결정실리콘층을 전기적으로 절연시키는 절연층과, 상기 절연층상에 상기 제1다결정실리콘층과 겹쳐지도록 형성하는 제2다결정실리콘층과, 상기 소오스영역상에 형성되며 상기 제2다결정 실리콘층의 소정부분과 제1유전체층을 개재시켜 겹쳐진 제3다결정실리콘층과, 상기 제3다결정실리콘층의 표면에 제2유전체층을 개재시켜 형성되고 상기 제2다결정실리콘층과 전기적으로 도통하는 제4다결정실리콘층으로 구성되어짐을 특징으로 하는 디램셀.
  2. 제1항에 있어서, 상기 제1 및 제2유전체층이 ONO막임을 특징으로 하는 디램셀.
  3. 제1항에 있어서, 상기 제, 제2, 제3 및 제4다결정실리콘층이 제2 도전형의 불순물로 도핑됨을 특징으로 하는 디램셀.
  4. 제1항에 있어서, 디램셀의 구조가 상기 제4다결정실리콘층상에 형성된 BPSG층과, 상기 드레인영역과 BPSG층상에 형성된 금속실리사이드층을 더 구비하여 구성되어짐을 특징으로 하는 초고집적 디램셀.
  5. 제4항에 있어서, 상기 금속실리사이드층은 W 또는 Ti중 어느 하나의 실리사이드임을 특징으로 하는 초고집적 디램셀.
  6. 스택캐패시터를 가지는 디램셀에 있어서, 제1도전형의 반도체기판의 소정부분에 필드산화막을 형성하여 스위칭트랜지스터영역을 한정하는 공정과, 상기 스위칭트랜지스터영역에 상기 필드산화막층과 인접하는 소오스 영역과, 이 소오스영역과 채널영역을 통해 이격된 드레인 영역을 형성하는 공정과, 상기 채널 영역상에 게이트산화막층을 형성하는 공정과, 상기 필드산화막층의 소정부분과 게이트산화막층의 상부에 제1다결정실리콘층들을 형성하고, 상기 제1다결정 실리콘층들을 전기적으로 절연시키는 절연층을 형성하는 공정과, 상기 절연층상에 상기 제1다결정실리콘층과 겹치도록 제2다결정실리콘층들과 이 제2다결정실리콘층들의 표면에 제1유전체층을 형성하는 공정과, 상기 제2다결정실리콘층의 소정부분상에 제1유전체층을 개재시켜 겹쳐지도록 상기 소오스영역상에 제3다결정 실리콘층을 형성하는 공정과, 상기 제3다결정실리콘층의 표면상에 제2유전체층을 개재시켜 제4다결정실리콘층을 형성하는 공정을 구비함을 특징으로 하는 디램셀의 제조방법.
  7. 제6항에 있어서, 상기 유전체층은 산화막 또는 ONO막으로 형성함을 특징으로 하는 디램셀의 제조방법.
  8. 제6항에 있어서, 상기 제1, 제2, 제3 및 제4다결정실리콘층들은 고농도의 제2도전형으로 형성함을 특징으로 하는 디램셀의 제조방법.
  9. 제6항에 있어서, 디램셀의 제조방법이 상기 제4다결정실리콘층상에 BPSG층을 형성하는 공정과, 상기 드레인 영역의 일부분을 노출하기위한 개구를 형성하고 상기 노출된 드레인영역과 BPSG층상에 금속실리사이드층을 형성하는 공정을 더 구비함을 특징으로 하는 디램셀의 제조방법.
  10. 제9항에 있어서, 상기 금속실리사이드층 W 또는 Ti중 어느 하나의 실리사이드로 형성함을 특징으로 하는 디램셀의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890017829A 1989-12-02 1989-12-02 초고집적 디램셀 및 그 제조방법 KR920010204B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019890017829A KR920010204B1 (ko) 1989-12-02 1989-12-02 초고집적 디램셀 및 그 제조방법
JP2056774A JPH07109879B2 (ja) 1989-12-02 1990-03-09 超高集積ｄｒａｍ及びその製造方法
US07/489,820 US5096847A (en) 1989-12-02 1990-03-09 Method making an ultra high density dram cell with stacked capacitor
DE4016347A DE4016347C2 (de) 1989-12-02 1990-05-21 Verfahren zum Herstellen einer dynamischen RAM-Speicherzelle
GB9011356A GB2238659B (en) 1989-12-02 1990-05-21 Ultra high density DRAM cell and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890017829A KR920010204B1 (ko) 1989-12-02 1989-12-02 초고집적 디램셀 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR910013273A true KR910013273A (ko) 1991-08-08
KR920010204B1 KR920010204B1 (ko) 1992-11-21

Family

ID=19292506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890017829A KR920010204B1 (ko) 1989-12-02 1989-12-02 초고집적 디램셀 및 그 제조방법

Country Status (5)

Country Link
US (1) US5096847A (ko)
JP (1) JPH07109879B2 (ko)
KR (1) KR920010204B1 (ko)
DE (1) DE4016347C2 (ko)
GB (1) GB2238659B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100447981B1 (ko) * 1996-12-27 2005-06-08 주식회사 하이닉스반도체 반도체소자의캐패시터및그의제조방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851871A (en) * 1987-12-23 1998-12-22 Sgs-Thomson Microelectronics, S.R.L. Process for manufacturing integrated capacitors in MOS technology
KR930000581B1 (ko) * 1990-04-04 1993-01-25 금성일렉트론 주식회사 자기 정렬된 캐패시터 콘택을 갖는 셀 제조방법 및 구조
KR930000718B1 (ko) * 1990-05-21 1993-01-30 삼성전자 주식회사 반도체장치의 제조방법
JP2838337B2 (ja) * 1992-03-27 1998-12-16 三菱電機株式会社 半導体装置
US5429976A (en) * 1993-12-01 1995-07-04 United Microelectronics Corporation Self-aligned method for forming polysilicon word lines on top of gate electrodes to increase capacitance of a stacked capacitor in a DRAM cell
US5959319A (en) * 1995-04-18 1999-09-28 Nippon Steel Corporation Semiconductor memory device having word line conductors provided at lower level than memory cell capacitor and method of manufacturing same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6074470A (ja) * 1983-09-29 1985-04-26 Fujitsu Ltd 半導体装置
JPH0682783B2 (ja) * 1985-03-29 1994-10-19 三菱電機株式会社 容量およびその製造方法
JPS6252959A (ja) * 1985-09-02 1987-03-07 Hitachi Ltd 半導体記憶装置とその製造方法
US4685197A (en) * 1986-01-07 1987-08-11 Texas Instruments Incorporated Fabricating a stacked capacitor
JPS6338252A (ja) * 1986-08-04 1988-02-18 Fujitsu Ltd ダイナミツクランダムアクセスメモリセルの形成方法
JPS6395709A (ja) * 1986-10-09 1988-04-26 Toshiba Corp 増幅器の冷却装置
EP0750347B1 (en) * 1987-06-17 2002-05-08 Fujitsu Limited Dynamic random access memory device and method of producing the same
JPS6447858A (en) * 1987-08-14 1989-02-22 Univ Tokai Vapor deposition method with laser
JPH0666437B2 (ja) * 1987-11-17 1994-08-24 富士通株式会社 半導体記憶装置及びその製造方法
US4951175A (en) * 1988-05-18 1990-08-21 Kabushiki Kaisha Toshiba Semiconductor memory device with stacked capacitor structure and the manufacturing method thereof
JPH02156566A (ja) * 1988-12-08 1990-06-15 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100447981B1 (ko) * 1996-12-27 2005-06-08 주식회사 하이닉스반도체 반도체소자의캐패시터및그의제조방법

Also Published As

Publication number Publication date
DE4016347C2 (de) 1994-04-14
GB9011356D0 (en) 1990-07-11
JPH03185757A (ja) 1991-08-13
DE4016347A1 (de) 1991-06-06
US5096847A (en) 1992-03-17
JPH07109879B2 (ja) 1995-11-22
GB2238659B (en) 1993-10-20
GB2238659A (en) 1991-06-05
KR920010204B1 (ko) 1992-11-21

Similar Documents

Publication Publication Date Title
KR960043238A (ko) 리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법
KR900019016A (ko) 디램셀의 제조방법
KR960043227A (ko) 디램(dram) 셀 및 그 제조 방법
KR920001724A (ko) 반도체 장치 및 그 제조방법
KR950028198A (ko) 캐패시터 제조방법
KR970018562A (ko) 감결합 커패시터를 포함하는 반도체 장치 및 그 제조방법
KR920020724A (ko) 초고집적 반도체 메모리장치의 제조방법
KR960019727A (ko) 반도체 메모리장치 및 그 제조방법
KR910001762A (ko) 디램셀의 제조방법
KR900019141A (ko) 디램셀 및 그 제조방법
KR910013273A (ko) 초고집적 디램셀 및 그 제조방법
KR960032777A (ko) 전계효과형 반도체 장치 및 그 제조방법
KR960019728A (ko) 반도체 메모리장치 및 그 제조방법
KR940022840A (ko) 반도체 장치의 메모리셀 제조방법 및 구조
US4835589A (en) Ram cell having trench sidewall load
US4123300A (en) Integrated circuit process utilizing lift-off techniques
KR920020725A (ko) 초고집적 반도체 메모리장치의 제조방법
KR890013800A (ko) 반도체메모리의 제조방법
JPH0228377A (ja) 半導体装置、電界効果トランジスタ、および、キャパシタの製造方法
KR960015525B1 (ko) 반도체 소자의 제조방법
KR920015539A (ko) 싱글 폴리 이이피롬 셀 및 그 제조방법
KR100220937B1 (ko) 반도체소자의 제조방법
KR900019017A (ko) 디램셀의 제조방법
JPH07183395A (ja) 半導体装置
KR920010908A (ko) 개선된 핀 구조를 갖는 디램 셀 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091113

Year of fee payment: 18

EXPY Expiration of term