KR920020725A - 초고집적 반도체 메모리장치의 제조방법 - Google Patents

초고집적 반도체 메모리장치의 제조방법 Download PDF

Info

Publication number
KR920020725A
KR920020725A KR1019910006583A KR910006583A KR920020725A KR 920020725 A KR920020725 A KR 920020725A KR 1019910006583 A KR1019910006583 A KR 1019910006583A KR 910006583 A KR910006583 A KR 910006583A KR 920020725 A KR920020725 A KR 920020725A
Authority
KR
South Korea
Prior art keywords
transistor
forming
cell
peripheral circuit
cell array
Prior art date
Application number
KR1019910006583A
Other languages
English (en)
Other versions
KR930009132B1 (ko
Inventor
진대제
박영우
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019910006583A priority Critical patent/KR930009132B1/ko
Priority to JP22058491A priority patent/JP3195618B2/ja
Priority to US07/956,572 priority patent/US5320976A/en
Publication of KR920020725A publication Critical patent/KR920020725A/ko
Application granted granted Critical
Publication of KR930009132B1 publication Critical patent/KR930009132B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Abstract

내용 없음

Description

초고집적 반도체 메모리장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a~제1j도는 본 발명에 의한 초고집적 반도체 메모리장치의 제조방법을 나타낸 공정 순서도.

Claims (4)

  1. 초고집적 반도체 메모리장치의 제조방법에 있어서, 반도체 기판의 셀어레이부에 셀트랜지스터를 형성하고, 이어서 셀어레이부에 셀캐패시터를 형성한 후, 상기 반도체기판의 주변회로부에 트랜지스터를 형성하는 것을 특징으로 하는 초고집적 반도체 메모리장치의 제조방법.
  2. 제1항에 있어서, 상기 주변회로부의 트랜지스터는 NMOS트랜지스터인 경우에는 LDD구조로 형성되고 PMOS트랜지스터인 경우에는 싱글드레인 구조로 형성되는 것을 특징으로 하는 초고집적 반도체 메모리장치의 제조방법.
  3. 제1항에 있어서, 상기 셀어레이부의 셀트랜지스터 게이트산화막 두께보다 상기 주변회로부의 트랜지스터의 게이트산화막의 두께를 더 얇게 형성하는 것을 특징으로 하는 초고집적 반도체 메모리장치.
  4. 반도체 기판의 셀어레이부의 액티브영역에만 스레쉬홀드전압 조절용 불순물을 도핑하는 공정; 상기 셀어레이부상에 게이트산화막을 개재하여 게이트전극으로 제공되는 제1도전층을 형성하고 n형 불순물을 상기 셀어레이부의 액티브 영역에 도핑시켜 소스/드레인영역을 헝성하여 셀트랜지스터를 형성하는 공정; 상기 셀트랜지스터가 형성된 셀어레이부상에 HTO막을 덮고 HTO막에 스토리지노드 콘택홀을 형성한 후, 제2도전층, 캐패시터의 절연막, 및 제3도전층을 차례로 형성하여 셀캐패시터를 형성하는 공정; 상기 셀캐패시터 형성후, 주변회로부의 액티브영역에만 스레쉬홀드 전압조절용 불순물을 도핑하는 공정; 상기 불순물 도핑후, 통상의 방법으로 주변회로부의 p웰에는 LDD구조의 NMOS트랜지스터를 형성하고, 주변회로부의 n웰에는 싱글드레인 구조의 PMOS트랜지스터를 형성하는 공정; 및 상기 주변회로부의 트랜지스터 형성후, 전표면에 층간절연막을 덮고 층간절연막에 콘택홀을 형성한 후 통상의 방법으로 금속배선층을 형성하는 공정을 구비한 것을 특징으로 하는 초고집적 반도체 메모리장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910006583A 1991-04-24 1991-04-24 초고집적 반도체 메모리장치의 제조방법 KR930009132B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019910006583A KR930009132B1 (ko) 1991-04-24 1991-04-24 초고집적 반도체 메모리장치의 제조방법
JP22058491A JP3195618B2 (ja) 1991-04-24 1991-08-30 超高集積半導体メモリ装置の製造方法
US07/956,572 US5320976A (en) 1991-04-24 1992-10-05 Method for manufacturing VLSI semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910006583A KR930009132B1 (ko) 1991-04-24 1991-04-24 초고집적 반도체 메모리장치의 제조방법

Publications (2)

Publication Number Publication Date
KR920020725A true KR920020725A (ko) 1992-11-21
KR930009132B1 KR930009132B1 (ko) 1993-09-23

Family

ID=19313631

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910006583A KR930009132B1 (ko) 1991-04-24 1991-04-24 초고집적 반도체 메모리장치의 제조방법

Country Status (3)

Country Link
US (1) US5320976A (ko)
JP (1) JP3195618B2 (ko)
KR (1) KR930009132B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3116478B2 (ja) * 1991-10-29 2000-12-11 ソニー株式会社 半導体メモリ装置
KR0150252B1 (ko) * 1993-07-13 1998-10-01 모리시다 요이치 반도체 기억장치의 제조방법
US5608258A (en) * 1995-03-16 1997-03-04 Zilog, Inc. MOS precision capacitor with low voltage coefficient
KR0161474B1 (ko) * 1995-12-15 1999-02-01 김광호 셀 플러그 이온주입을 이용한 반도체 메모리장치의 제조방법
US6004839A (en) * 1996-01-17 1999-12-21 Nec Corporation Semiconductor device with conductive plugs
US5981324A (en) * 1996-10-23 1999-11-09 Samsung Electronics Co., Ltd. Methods of forming integrated circuits having memory cell arrays and peripheral circuits therein
JP3869089B2 (ja) 1996-11-14 2007-01-17 株式会社日立製作所 半導体集積回路装置の製造方法
US6486023B1 (en) * 1997-10-31 2002-11-26 Texas Instruments Incorporated Memory device with surface-channel peripheral transistor
JP4931267B2 (ja) 1998-01-29 2012-05-16 ルネサスエレクトロニクス株式会社 半導体装置
KR100268446B1 (ko) * 1998-08-07 2000-10-16 윤종용 트리플 웰 구조를 갖는 반도체 메모리 장치
US6403417B1 (en) * 2001-03-13 2002-06-11 United Microelectronics Corp. Method for in-situ fabrication of a landing via and a strip contact in an embedded memory

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS589518B2 (ja) * 1975-08-22 1983-02-21 三菱電機株式会社 半導体メモリ装置
US4356042A (en) * 1980-11-07 1982-10-26 Mostek Corporation Method for fabricating a semiconductor read only memory
JPS57113278A (en) * 1980-12-30 1982-07-14 Fujitsu Ltd Manufactue of eprom device
US4536947A (en) * 1983-07-14 1985-08-27 Intel Corporation CMOS process for fabricating integrated circuits, particularly dynamic memory cells with storage capacitors
JPH0821682B2 (ja) * 1987-04-24 1996-03-04 株式会社日立製作所 半導体装置の製造方法
EP0509565B1 (en) * 1987-07-10 1997-06-18 Kabushiki Kaisha Toshiba Semiconductor device having different impurity concentration wells
JPH01264253A (ja) * 1988-04-15 1989-10-20 Hitachi Ltd 半導体装置の製造方法
JP2859288B2 (ja) * 1989-03-20 1999-02-17 株式会社日立製作所 半導体集積回路装置及びその製造方法
KR940005729B1 (ko) * 1989-06-13 1994-06-23 삼성전자 주식회사 디램셀의 제조방법 및 구조
US5026657A (en) * 1990-03-12 1991-06-25 Micron Technology, Inc. Split-polysilicon CMOS DRAM process incorporating self-aligned silicidation of the cell plate, transistor gates, and N+ regions
US5030585A (en) * 1990-03-22 1991-07-09 Micron Technology, Inc. Split-polysilicon CMOS DRAM process incorporating selective self-aligned silicidation of conductive regions and nitride blanket protection of N-channel regions during P-channel gate spacer formation

Also Published As

Publication number Publication date
JPH05102415A (ja) 1993-04-23
JP3195618B2 (ja) 2001-08-06
KR930009132B1 (ko) 1993-09-23
US5320976A (en) 1994-06-14

Similar Documents

Publication Publication Date Title
KR930011232A (ko) 불휘발성 반도체메모리장치 및 그 제조방법
KR910010725A (ko) 반도체 메모리장치 및 그 제조방법
KR960043238A (ko) 리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법
KR930005257A (ko) 박막 전계효과 소자 및 그의 제조방법
KR920008929A (ko) 반도체 기억장치와 그 제조방법
KR920020725A (ko) 초고집적 반도체 메모리장치의 제조방법
KR920022534A (ko) 스태틱(static)형 반도체 기억 장치, 전계 효과 트랜지스터 및 그의 제조 방법
KR910001762A (ko) 디램셀의 제조방법
KR910020740A (ko) 반도체기억장치
JP2000236074A5 (ko)
KR910013273A (ko) 초고집적 디램셀 및 그 제조방법
KR970054227A (ko) Nand형 비휘발성 메모리 소자 및 그 제조방법
KR950004522A (ko) 차폐용 플레이트를 갖는 반도체소자 제조방법
KR930005272A (ko) Ldd형 mos 트랜지스터 및 그의 제조방법
KR970003952A (ko) 스태틱 랜덤 액세스 메모리 및 그 제조방법
KR920015539A (ko) 싱글 폴리 이이피롬 셀 및 그 제조방법
KR870008389A (ko) 반도체 집적 회로 장치 및 그의 제조방법
KR960012516A (ko) 스태틱 랜덤 억세스 메모리 소자 및 그 제조방법
JPH04318964A (ja) 半導体装置およびその製造方法
KR920020721A (ko) 고속 초고집적 반도체 메모리의 제조방법
KR930011225A (ko) 반도체 메모리소자의 구조 및 제조방법
KR960039443A (ko) 비휘발성 반도체 메모리장치 및 그 제조방법
KR930011311A (ko) Cmos 인버터 구조 및 제조방법
KR930003355A (ko) 반도체 소자의 제조방법
KR940027196A (ko) 모스(mos) 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100830

Year of fee payment: 18

EXPY Expiration of term