KR970003952A - 스태틱 랜덤 액세스 메모리 및 그 제조방법 - Google Patents
스태틱 랜덤 액세스 메모리 및 그 제조방법 Download PDFInfo
- Publication number
- KR970003952A KR970003952A KR1019950017154A KR19950017154A KR970003952A KR 970003952 A KR970003952 A KR 970003952A KR 1019950017154 A KR1019950017154 A KR 1019950017154A KR 19950017154 A KR19950017154 A KR 19950017154A KR 970003952 A KR970003952 A KR 970003952A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- gate electrode
- thin film
- region
- film transistor
- Prior art date
Links
- 230000003068 static effect Effects 0.000 title claims abstract 11
- 238000004519 manufacturing process Methods 0.000 title abstract 2
- 239000010409 thin film Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract 15
- 239000010408 film Substances 0.000 claims abstract 6
- 238000000034 method Methods 0.000 claims abstract 5
- 239000004065 semiconductor Substances 0.000 claims abstract 3
- 239000012535 impurity Substances 0.000 claims 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 4
- 229920002120 photoresistant polymer Polymers 0.000 claims 4
- 229910052710 silicon Inorganic materials 0.000 claims 4
- 239000010703 silicon Substances 0.000 claims 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 2
- 229910021417 amorphous silicon Inorganic materials 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 238000002955 isolation Methods 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 238000001259 photo etching Methods 0.000 claims 1
- 229910021332 silicide Inorganic materials 0.000 claims 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/903—FET configuration adapted for use as static memory cell
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
박막 트랜지스터를 포함하는 스태틱 랜덤 액세스 메모리(Static Random Access Memory) 및 그 제조방법에 관하여 개시한다. 본 발명의 반도체 장치는 기판 트랜지스터의 채널 영역 위에 형성된 제1게이트 전극과, 제2게이트 절연막을 매개로 상기 제1게이트 전극 측벽에 형성된 박막 트랜지스터의 채널 영역을 구비하는 것을 특징으로 하는 스태틱 랜덤 액세스 메모리이다. 따라서, 본 발명의 의해서 형성된 SRAM은 종래의 SRAM에 비하여 그 구조가 간단하고, 요철이 적어 이후의 배선 공정이 용이하다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 박막 트랜지스터를 이용한 SRAM 셀의 등가회로도이다, 제2도는 종래의 방법에 의해서 형성된 TET를 포함하는 SRAM 셀의 구조를 보여주는 단면도이다. 제3도는 본 발명의 의한 SRAM 셀의 레이아웃(layout)평면도이다, 제4도는 제3도의 AA'선에 따른 단면도이다, 제5A도는 본 발명의 의하여 SRAM을 제조하는 방법을 나타내는 단면도들이다.
Claims (13)
- 박막 트랜지스터를 구비하는 스태틱 랜덤 엑세스 메모리에 있어서, 기판 트랜지스터의 소스 영역, 드레인 영역 및 채널 영역을 구비하는 반도체 기판; 상기 기판 트랜지스터의 채널 영역 위에 형성된 제1게이트 절연막; 상기 제1게이트 절연막 위에 형성된 제1게이트 전극; 적어도 상기 제1게이트 전극의 측벽 위에 형성된 제2게이트 절연막; 상기 제2게이트 절연막 위의 상기 제1게이트 전극 측벽에 형성된 박막 트랜지스터의 채널 영역; 및 상기 박막 트랜지스터의 채널 영역에 연결된 박막 트랜지스터의 소스/드레인 영역을 구비하는 것을 특징으로 하는 스태틱 랜덤 엑세스 메모리.
- 제1항에 있어서, 상기 박막 트랜지스터의 채널 영역은 상기 제1게이트 전극의 폭 방향으로 형성된 것을 특징으로 하는 스태틱 랜덤 액세스 메모리.
- 제1항에 있어서, 상기 박막 트랜지스터의 채널 영역은 상기 게이트 전극의 한쪽 측벽에 형성된 것을 특징으로 하는 스태틱 랜덤 액세스 메모리.
- 제1항에 있어서, 상기 박막 트랜지스터의 채널 영역과 상기 박막 트랜지스터의 드레인 영역 사이에 드레인 오프셋(offest)영역을 가지는 것을 특징으로 하는 스태틱 랜덤 액세스 메모리.
- 제1항에 있어서, 상기 박막 트랜지스터의 채널 영역 위에 형성된 제3게이트 절연막을 매개로 상기 제1게이트 전극과 전기적으로 연결된 제2게이트 전극을 더 구비하는 것을 특징으로 하는 스태틱 랜덤 엑세스 메모리.
- 제1항에 있어서, 상기 기판 트랜지스터는 구동 트랜지스터이고, 상기 박막 트랜지터는 부하 트랜지스터인 것을 특징으로 하는 스태틱 랜덤 액세스 메모리.
- 제1항에 있어서, 상기 기판 트랜지스터는 n채널 트랜지스터이고, 상기 박막 트랜지스터는 p채널 트랜지스터인 것을 특징으로 하는 스태틱 랜덤 액세스 메모리.
- 제1항에 있어서, 상기 기판 트랜지스터의 소스 영역은 LDD 구조인 것을 특징으로 하는 스태틱 랜덤 액세스 메모리.
- 제1항에 있어서, 상기 기판 트랜지스터의 드레인 영역 보다 상기 기판 트랜지스터의 소스 영역의 불순물 농도가 더 높은 것을 특징을 하는 스태틱 랜덤 액세스 메모리.
- 제1도전형의 반도체 기판에 활성 영역을 한정하는 소자 분리영역을 형성하는 단계; 상기 활성 영역에 제1게이트 절연막을 형성하는 단계; 상기 제1게이트 절연막 위에 기판 트랜지스터의 게이트 역할을 하는 제1게이트 전극을 형성하는 단계; 상기 제1게이트 전극을 마스크로 상기 제1도전형과 반대의 제2도전형의 불순물을 제1 농도로 이온 주입하여 상기 기판 트랜지스터의 드레인 영역을 형성하는 단계; 적어도 상기 제1게이트 전극의 측벽을 감싸는 제2게이트 절연막을 형성하는 단계; 상기 기판 트랜지스터의 드레인 영역이 대기 중에 노출 되도록 접촉창을 형성하는 단계; 상기 접촉창을 통하여 상기 기판 트랜지스터의 드레인 영역에 접촉하는 실리콘층을 증착하는 단계; 상기 실리콘층을 사진 식각하여 박막 트랜지스터의 소스/드레인 영역을 남기며, 상기 제2게이트 절연막을 매개로 상기 제1게이트 전극의 측벽에 박막 트랜지스의 채널 영역을 형성하는 단계; 사진 묘화 공정을 이용하여 박막 트랜지스터의 소스/드레인 영역에 제1도전형의 불순물을 주입하며, 드레인 오프셋 영역을 형성하는 단계; 상기 기판 트랜지스터의 소스 영역을 노출하는 포토레지스트 패턴을 형성하여 상기 제2도전형의 불순물을 상기 제1농도 보다 더 높은 제2 농도로 주입하는 단계; 상기 포토레지스트 패턴을 마스크로 상기 제1게이트 전극의 한쪽측벽에 남아 있는 상기 실리콘층을 식각하는 단계; 및 상기 포토레지스트 패턴을 제거하는 단계를 구비하는 것을 특징으로하는 스태틱 랜덤 액세스 메모리의 제조방법.
- 제10항에 있어서, 상기 실리콘층은 다결정 실리콘층 또는 비정질 실리콘층으로 형성하는 것을 특징으로 하는 스태틱 랜덤 액세스 메모리의 제조방법.
- 제10항에 있어서, 상기 포토레지스트 패턴을 제거하는 단계 후에, 적어도 상기 박막 트랜지스터의 채널 영역 위에 제3게이트 절연막을 형성하는 단계; 및 상기 제3게이트 절연막 위에 적어도 상기 박막 트랜지스터의 채널 영역을 덮으며, 상기 제1게이트 전극에 전기적으로 연결하는 제2게이트 전극을 형성하는 단계를 더 구비하는 것을 특징으로 하는 스태틱 랜덤 액세스 메모리의 제조방법.
- 제12항에 있어서, 상기 제2게이트 전극은 불순물 포함하는 다결정 실리콘, 저저항 실리사이드 또는 금속막을 이용하여 형성하는 것을 특징으로 하는 스태틱 랜덤 엑세스 메모리의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950017154A KR0170311B1 (ko) | 1995-06-23 | 1995-06-23 | 스태틱 랜덤 억세스 메모리 및 그 제조방법 |
JP8141689A JPH098238A (ja) | 1995-06-23 | 1996-06-04 | 半導体メモリ装置及びその製造方法 |
US09/026,635 US5866921A (en) | 1995-06-23 | 1998-02-20 | Lateral SRAM transistor circuits and methods of fabrication therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950017154A KR0170311B1 (ko) | 1995-06-23 | 1995-06-23 | 스태틱 랜덤 억세스 메모리 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970003952A true KR970003952A (ko) | 1997-01-29 |
KR0170311B1 KR0170311B1 (ko) | 1999-02-01 |
Family
ID=19418061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950017154A KR0170311B1 (ko) | 1995-06-23 | 1995-06-23 | 스태틱 랜덤 억세스 메모리 및 그 제조방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5866921A (ko) |
JP (1) | JPH098238A (ko) |
KR (1) | KR0170311B1 (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6140684A (en) * | 1997-06-24 | 2000-10-31 | Stmicroelectronic, Inc. | SRAM cell structure with dielectric sidewall spacers and drain and channel regions defined along sidewall spacers |
US6417032B1 (en) * | 2000-04-11 | 2002-07-09 | Taiwan Semiconductor Manufacturing Company | Method of forming cross strapped Vss layout for full CMOS SRAM cell |
US6495401B1 (en) * | 2000-10-12 | 2002-12-17 | Sharp Laboratories Of America, Inc. | Method of forming an ultra-thin SOI MOS transistor |
JP5110079B2 (ja) * | 2007-03-16 | 2012-12-26 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4554572A (en) * | 1983-06-17 | 1985-11-19 | Texas Instruments Incorporated | Self-aligned stacked CMOS |
JPH0714009B2 (ja) * | 1987-10-15 | 1995-02-15 | 日本電気株式会社 | Mos型半導体記憶回路装置 |
US5214295A (en) * | 1992-01-28 | 1993-05-25 | Micron Technology, Inc. | Thin film field effect transistor, CMOS inverter, and methods of forming thin film field effect transistors and CMOS inverters |
US5173754A (en) * | 1992-02-03 | 1992-12-22 | Micron Technology, Inc. | Integrated circuit device with gate in sidewall |
US5324860A (en) * | 1993-10-27 | 1994-06-28 | Sepracor, Inc. | Process for 3,5-di-tert-butylsalicylaldehyde |
US5640023A (en) * | 1995-08-31 | 1997-06-17 | Sgs-Thomson Microelectronics, Inc. | Spacer-type thin-film polysilicon transistor for low-power memory devices |
-
1995
- 1995-06-23 KR KR1019950017154A patent/KR0170311B1/ko not_active IP Right Cessation
-
1996
- 1996-06-04 JP JP8141689A patent/JPH098238A/ja active Pending
-
1998
- 1998-02-20 US US09/026,635 patent/US5866921A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR0170311B1 (ko) | 1999-02-01 |
US5866921A (en) | 1999-02-02 |
JPH098238A (ja) | 1997-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5266507A (en) | Method of fabricating an offset dual gate thin film field effect transistor | |
KR950025920A (ko) | 반도체소자 제조방법 | |
KR970077655A (ko) | 디램 셀, 디램 및 그의 제조 방법 | |
KR950021670A (ko) | 반도체장치 및 그 제조방법 | |
KR970054187A (ko) | 반도체 메모리 구조 및 그 제조방법 | |
KR970003952A (ko) | 스태틱 랜덤 액세스 메모리 및 그 제조방법 | |
JP2000236074A5 (ko) | ||
KR970030676A (ko) | 반도체 장치 및 그 제조 방법 | |
US5981328A (en) | Method of forming a high load resistance type static random access memory cell | |
KR910017675A (ko) | 고전압 mos트랜지스터 및 그 제조방법 과 고전압 mos 트랜지스터를 갖는 반도체 장치 및 그 제조방법 | |
KR19990069283A (ko) | 반도체소자 및 이의 제조방법 | |
JP3132051B2 (ja) | 半導体メモリ装置とその製造方法 | |
JPH04321271A (ja) | 半導体装置 | |
KR960012518A (ko) | 스태틱 랜덤 액세스 메모리 및 그 시험 방법 | |
KR100252754B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
KR100220937B1 (ko) | 반도체소자의 제조방법 | |
KR100362195B1 (ko) | 에스램 제조방법 | |
JPH04335576A (ja) | 半導体装置 | |
KR970067877A (ko) | 반도체 소자 및 그의 제조방법 | |
KR970018695A (ko) | 박막 트랜지스터 및 그 제조방법 | |
KR950004546A (ko) | 반도체 메모리장치 및 그 제조방법 | |
KR19990057057A (ko) | 박막 트랜지스터 및 그 제조방법 | |
KR960012515A (ko) | 박막 트랜지스터(tft) 및 제조방법 | |
KR970024229A (ko) | 스태틱 랜덤 억세스 메모리소자 및 그 제조방법 | |
KR970030928A (ko) | 박막트랜지스터의 구조 및 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20081001 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |