JP5110079B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5110079B2 JP5110079B2 JP2009504941A JP2009504941A JP5110079B2 JP 5110079 B2 JP5110079 B2 JP 5110079B2 JP 2009504941 A JP2009504941 A JP 2009504941A JP 2009504941 A JP2009504941 A JP 2009504941A JP 5110079 B2 JP5110079 B2 JP 5110079B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- gate electrode
- sidewall
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000007772 electrode material Substances 0.000 claims description 10
- 229910021332 silicide Inorganic materials 0.000 claims description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 description 21
- 238000005530 etching Methods 0.000 description 15
- 238000002513 implantation Methods 0.000 description 11
- 238000000059 patterning Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/90—MOSFET type gate sidewall insulating spacer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/903—FET configuration adapted for use as static memory cell
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、半導体装置とその製造方法に関し、特に、ＭＯＳ型半導体装置の微細化を実現するゲート構造とその製造方法に関する。
ＳＲＡＭは、図１に示すように、活性領域１８に対して垂直に延びるように、破線状に並んだゲートパタン１５を有することを特徴とする。図１の例では、点対称型のセル構造を有し、セル１００内に２つの転送トランジスタと、２組のＣＭＯＳインバータが点対称に配置されている。
ＳＲＡＭを微細化するにあたって、破線の枠Ａで示すように、活性領域１８からのゲート突き出し量Ｂをどこまで詰められるか、というのが大きな鍵となる。ここで、図１のＳＲＡＭの中の、例えばドライバトランジスタに注目して、現状の課題を説明する。
図２は、図１の領域Ａの拡大図であり、ゲートエッチングによるゲート先端部の後退を説明するための図である。一般にゲート２５の先端部は、実際のゲートエッチング工程により、レジストパタン（ゲートパタン）１５から後退する。そのため、レジストパタン形成時のゲート突き出し量Ｂは、あらかじめゲートエッチングの後退量を見越して充分に確保する必要がある。そうすると、活性領域１８間の間隔"ｄ"も、ゲートエッチングによる後退量を見越した数値を確保する必要があり、ＳＲＡＭ素子の微細化の妨げになる。
図３は、ゲートエッチング後のゲート先端部の後退と、デバイス不良について説明する図である。ゲート突き出し量Ｂ（図１参照）が充分に確保されている場合は、図３（ａ）に示すように、ソース・ドレインがゲートによって分離されて、良品のトランジスタとなる。ゲート突き出し量が不十分であると、パタニングの際のポリシリコンの露光、エッチングによりゲート先端が後退し、図３（ｂ）あるいは、図３（ｃ）のように、ゲート先端部が活性領域（ソース・ドレイン）と充分に重ならなくなる。特に、図３（ｃ）の場合は、ソース・ドレインがゲートで分離されておらず、ショートしており、デバイスは完全に不良品となる。図３（ｂ）の場合は、ソース・ドレインがゲートおよびサイドウォールで分離されてはいるが、ゲート長が良品の場合（図３（ａ））と異なるため、デバイス特性が異なり、やはり不良と判断される。
ここでは、セル境界近傍のドライバトランジスタを例にとって説明したが、図１のセル内のトランスファゲートの突き出し量についても、同様の問題が起こり得る。
ゲートエッチングの先端部の後退を抑え、図２の活性領域１８間の間隔"ｄ"を詰めてＳＲＡＭのセルサイズを低減する手法として、ゲートのダブルパタニングという手法が、最近注目されている（たとえば、非特許文献１参照）。この方法は、図４で示すように、最初に隣り合うゲート同士を繋げた１本の長いゲートパタンを作成し、次にゲート分離用の開口２１を有するマスク２０を用いてエッチングを行い、ゲートを分離する手法である。この方法ではゲート先端部の後退が起こらないので、図２の活性領域１８間の間隔"ｄ"を詰めることができる。
M. Kanda, et al, "Highly Stable 65 nm Node (CMOS5) 0.56 μm2 SRAM Cell Design for Very Low Operation Voltage", 2003 Symposium on VLSI Technology Digest of Technical Papers, at 13-14
ところが、図４のゲートのダブルパタニングでも問題が発生することを、発明者らは見出した。それは図５（ａ）に示すように、ゲート分離用マスク２０の露光時の位置ずれに起因して、活性領域（ソース・ドレイン領域）のぎりぎりの位置でゲート２５が切断された場合、その後に通常のプロセスに従ってデバイスを作成すると、ゲート先端部での電流特性が変わってくるという問題である。
例えば図５（ｂ）に示すように、ポケット２６を形成するための４方向の斜め注入を行い、図５（ｃ）に示すように、エクステンション注入を行ってサイドウォール（ＳＷ）２７を形成し、ソース・ドレイン１７を形成すると、ゲート先端部に沿ったエッジ近傍と、それ以外の領域とでは、イオン注入特性が変わってしまう。そのため、ゲートのエッジに沿った部分での電流特性（矢印ｂで示す）と、内側での電流特性（矢印ａで示す）とに、ばらつきが生じる。
こうして出来上がったデバイスは特性変動を引き起こし、不良要因となる。これを避けるためには、ゲートのダブルパタニングを行う場合でも、ゲート分離用のマスクの露光位置ずれマージンや、注入マージンを考慮して、図２の活性領域１８間の間隔"ｄ"を十分に確保する必要がでてくる。
そこで、本発明は、ＭＯＳ型素子を含むセル構造において、デバイスの動作特性の安定性を維持しつつ微細化を実現することのできるゲート構造と、その製造方法を提供することを課題とする。
上記の課題を解決するために、本発明の第１の側面では、半導体装置は、
（ａ）半導体基板上に配置される複数のゲート電極パタンと、
（ｂ）前記各ゲート電極の側壁に設けられるサイドウォールスペーサと、
を有し、前記サイドウォールスペーサの厚さは、前記ゲート電極の長辺に沿った側壁において、前記ゲート電極の短辺に沿った側壁よりも厚く構成される、ことを特徴とする。
（ａ）半導体基板上に配置される複数のゲート電極パタンと、
（ｂ）前記各ゲート電極の側壁に設けられるサイドウォールスペーサと、
を有し、前記サイドウォールスペーサの厚さは、前記ゲート電極の長辺に沿った側壁において、前記ゲート電極の短辺に沿った側壁よりも厚く構成される、ことを特徴とする。
ひとつの構成例として、サイドウォールは、前記複数のゲート電極の長辺に沿って、分離することなく連続して位置する。あるいは、前記複数のゲート電極の長辺にのみ形成される構成であってもよい。
別の構成例では、複数のゲート電極の短辺に沿った側壁には、第１の膜厚のサイドウォールが設けられ、長辺に沿った側壁には、前記第１の膜厚よりも厚い第２の膜厚を有するサイドウォールが設けられる構造としてもよい。
本発明の第２の側面では、半導体装置の製造方法を提供する。この製造方法は、
（ａ）半導体基板上に、ゲート電極材料膜を成膜し、
（ｂ）前記ゲート電極材料膜を、線状にパタニングし、
（ｃ）前記線状のゲート電極材料膜パタンの長辺に沿ってサイドウォールを形成し、
（ｄ）その後に、前記線状のゲート電極材料膜パタンを所定の箇所で切断して、複数のゲート電極に分断する
工程を含む。
（ａ）半導体基板上に、ゲート電極材料膜を成膜し、
（ｂ）前記ゲート電極材料膜を、線状にパタニングし、
（ｃ）前記線状のゲート電極材料膜パタンの長辺に沿ってサイドウォールを形成し、
（ｄ）その後に、前記線状のゲート電極材料膜パタンを所定の箇所で切断して、複数のゲート電極に分断する
工程を含む。
好ましくは、前記サイドウォールを形成した後であって、前記複数のゲート電極に分断する前に、前記半導体基板に不純物を注入してソース・ドレイン領域を形成する工程、をさらに含む。
良好な製造例では、ゲート電極の分断工程は、前記線状のゲート電極材料膜パタンと、前記サイドウォールの双方を分断する。あるいは、前記線状のゲート電極材料膜パタンを分断し、前記サイドウォールは、連続した状態で残すこととしてもよい。
好ましくは、前記ゲート電極の分断後に、前記サイドウォールの厚さよりも薄い第２のサイドウォールを、分断したゲート電極の短辺および長辺に沿って形成する工程、をさらに含む。
上述した構成および方法により、ゲート先端直下の基板領域での不純物特性のばらつきを防止するとともに、活性領域間の距離を短縮することができる。
その結果、半導体装置のセル構造の微細化が実現するとともに、動作の安定化も達成できる。
１５ ゲートパタン（レジストパタン）
１８ 活性領域
２０ マスク
２１ 開口
２５ ゲート電極
２６ ポケット
２７ サイドウォールスペーサ
２８ ソース・ドレイン
２９ 薄いサイドウォール
３１ シリサイド
１８ 活性領域
２０ マスク
２１ 開口
２５ ゲート電極
２６ ポケット
２７ サイドウォールスペーサ
２８ ソース・ドレイン
２９ 薄いサイドウォール
３１ シリサイド
以下、図面を参照して、本発明の良好な実施の形態について説明する。図６は、本発明の基本概念を説明する図である。ここでは、図１の領域Ａにおけるドライバトランジスタを例にとって説明する。
本発明では、従来のダブルパタニングよりさらに微細化を実現する方法として、まず、図６（ａ）に示すように、従来と異なり、ゲートパタンが一直線に繋がったパタンに基づいてゲート電極２５のエッチングを行い、図６（ｂ）に示すように、ゲート電極２５がつながったままの状態でポケット注入を行い、ポケット領域２６を形成する。さらに、図６（ｃ）に示すように、ゲート電極２５がつながったままの状態で、エクステンションの注入を行い、サイドウォールスペーサ（以下、単に「サイドウォール」あるいは「ＳＷ」と称する）２７を形成し、ソース・ドレイン注入を行ってソース・ドレイン領域（以下、単に「ソース・ドレイン」と称する）２８を形成する。最後に、図６（ｄ）に示すように、不純物注入を終えた状態でゲート全体を切断して、ゲート電極を設計された形状に分離する。
この方法では、最後にゲート電極２５とサイドウォール２７を切断、分離するので、ゲートパタンが除去された部分の基板領域にはもともと不純物の注入はない。したがって、ゲート電極先端部直下での不純物特性が非対称になることはない。その結果、動作特性が安定する。
また、最後にゲートを切断、分離するので、従来と異なり、サイドウォール２７はゲートの長手方向（ゲート幅方向）にのみついており、対向する２つのドライバトランジスタ間（ゲート長方向）には存在しない（図６（ｄ））。したがって、図２に示す活性領域１８間の距離"ｄ"を縮めることが可能になり、微細化に貢献することができる。
これらの構成上、作製上の特徴は、図１のセル内のトランスファゲートとロードゲートを形成する際の構成、手法にも当てはまる。
図７Ａ〜図７Ｆは、本発明の一実施形態に係る半導体装置の製造工程図である。ここでも、図１の領域Ａのように、ＳＲＡＭMのセル境界近傍で隣り合うドライバトランジスタを例にとって説明する。
まず、図７Ａに示すように、シリコン基板上にＳＴＩ等の素子分離領（不図示）を形成してＳＲＡＭの活性領域を区画し、ウェル注入、チャネル注入、活性化アニール、ゲート酸化膜堆積、ポリシリコン膜を堆積するところまでは、従来どおりの方法で作成する。図１のようなＳＲＡＭセルの場合は、１つのセル内に、Ｐウェル、Ｎウェル、Ｐウェルが並ぶようにウェル形成を行う。
その後、従来なら、図１のようにＳＲＡＭのゲートパタンに合わせて点線状に分離されたマスクでゲートのパタニングを行うが、本発明では図７Ａのように直線上に繋がったゲート電極２５のパタンを作成する。なお、図７Ａの例では、上側のゲート電極２５は、後工程で切断されてトランスファゲートとなり、下側のゲート電極２５は、後工程で切断されてドライバゲートとなる。
次に、図７Ｂに示すように、従来と同じようにポケット注入、エクステンション注入を行い、例えばＣＶＤ酸化膜で幅が３０ｎｍ〜８０ｎｍのサイドウォール２７を形成し、ソース・ドレイン注入を行って、ソース・ドレイン領域２８を形成する。
次に、図７Ｃに示すように、全面にレジスト（不図示）を塗布し、所定の開口２１を有するマスク２０を用いて、ゲート切断部のみを露光し、エッチングを行う。エッチングは例えば、ＨＢｒと酸素を含む混合ガスを用いて、圧力１〜１００Ｐａ、周波数１３．５６ＭＨｚでＲＩＥを行う。また、レジストを塗布する前に、エッチングのハードマスクとして、例えばＣＶＤ窒化膜を１０ｎｍ〜４０ｎｍの膜厚で堆積してもよい。
次に、図７Ｄに示すように、レジストを除去して、所定の形状に切断、分離されたゲート構造を得る。図７Ｃの工程でハードマスクを用いた場合は、レジスト除去後に、リン酸によりＣＶＤ窒化膜を除去する。ここまでで、本発明の基本構造が出来上がる。ただ、引き続いて行うシリサイド工程の条件によっては、切断したゲート端２５ａからシリサイドが横方向（ゲート幅方向）に侵食することが予想される。その場合は以下に続く工程を行うことによって、ゲート端２５ａからのシリサイド侵食を押さえることができる。
すなわち、図７Ｅに示すように、ゲート電極２５の分離後に、ＣＶＤ酸化膜で幅が５ｎｍ〜２０ｎｍ程度の薄いサイドウォール２９を形成する。この薄いサイドウォール２９で、切断、分離により露出していたゲート電極２５のゲート端２５ａが覆われる。
最後に、図７Ｆに示すように、シリサイド処理を行う。ＮｉまたはＣｏなどのシリサイド金属を膜厚２〜３０ｎｍにスパッタし、２００℃〜６００℃の温度で一次アニールを行い、未反応の金属を酸溶液処理により除去し、次に３００℃〜９００℃度の二次アニールを行い、ＮｉＳｉまたはＣｏＳｉのシリサイドをゲート電極２５とソース・ドレイン２８上に形成する。
図８および図９は、本発明のゲート構造の変形例を示す図である。図８では、ゲート電極２５のみを切断部３３で切断して、サイドウォール２７は切断せずに連続したままの状態で残す。このような構成は、図７Ｃの工程で、ゲート切断部のエッチング条件や、サイドウォール２７の膜質を制御することによって、実現できる。隣り合うゲート電極２５が切断部３３で電気的に絶縁されていればトランジスタは適正に動作をするので、このような形態の素子も考えられる。
さらに、図９に示すように、ゲートの横方向にシリサイド拡散を押さえるために、図８の構造の作成後に、薄いサイドウォール２９を形成してゲート端面を覆ってから、シリサイド化する。
いずれの構成においても、ゲート電極２５の側壁に設けられるサイドウォール構成に関して、ゲートの長辺に沿った（ゲート幅方向の）側壁において、ゲートの短辺（ゲート長方向）に沿った側壁よりも厚いサイドウォールを有することになる。
図１０は、本発明の微細化の効果を説明するための図である。ゲート電極をマスクとするポケット注入、エクステンション注入の入り込み量を約１０ｎｍと見積もると、図４、５に示す通常のダブパタニングの方法でも、安定したデバイスを作成するには、ゲートエッチング後の突き出し量は、（露光の位置ずれマージン量）＋１０ｎｍの余裕が必要となる。ところが、本発明によると、ゲート端２５ａからのポケット注入、エクステンション注入の入り込み量が無いために、同じ性能のデバイスを作成するのにゲートエッチング後の突き出し量を１０ｎｍ削減できる。
本発明の構成を４５ｎｍノードのＳＲＡＭに応用した場合の効果を見積もる。例えば、ゲートのダブルパタニング法を用いて、セルのＸ方向７６０ｎｍ、Ｙ方向３４０ｎｍのセル（面積は０．２５８４μｍ2）を作成したとする。ここで、本発明の構成を用いると、図１０のａ、ｂ、ｃ、ｄがそれぞれ１０ｎｍ短縮できることになり、Ｘ方向７２０ｎｍ、Ｙ方向３４０ｎｍ、面積は０．２４４８μｍ2となり、約５％の面積縮小が可能である。
この構成を３２ｎｍノードのＳＲＡＭに応用した場合は、リファレンスＸ方向５３０ｎｍ、Ｙ方向２４０ｎｍ、面積０．１２７２μｍ2の従来構造に対して、Ｘ方向４９０ｎｍ、Ｙ方向２４０ｎｍ、面積０．１１７６μｍ2となり、約８％の面積縮小が可能となる。
以上本発明を良好な実施形態に基づいて説明したが、本発明はこれに限定されず、当業者にとって、クレームの範囲内で多様な変形、変更が可能である。
Claims (5)
- 半導体基板上に、ゲート電極材料膜を成膜し、
前記ゲート電極材料膜を、パタニングして導電パタンを形成し、
前記導電パタンの長辺に沿って第１サイドウォール絶縁膜を形成し、
前記導電パタンを、前記長辺に直交する方向に分断して、第１ゲート電極及び第２ゲート電極を形成し、
前記第１ゲート電極の側壁のうち、前記分断する工程で前記ゲート電極材料が露出した第１側壁に、第２サイドウォール絶縁膜を形成し、
前記第２ゲート電極の側壁のうち、前記分断する工程で前記ゲート電極材料が露出した側壁であって、前記第１側壁と対向する第２側壁に、第３サイドウォール絶縁膜を形成し、
前記第２サイドウォール絶縁膜及び前記第３サイドウォール絶縁膜を形成した後に、前記第１ゲート電極の上面及び前記第２ゲート電極の上面にシリサイドを形成することを特徴とする半導体装置の製造方法。 - 前記第１サイドウォール絶縁膜を形成した後であって、前記第１ゲート電極及び前記第２ゲート電極を形成する前に、前記半導体基板に不純物を注入してソース・ドレイン領域を形成する工程、
をさらに含むことを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記導電パタンの分断工程は、前記導電パタンと、前記第１サイドウォール絶縁膜の双方を分断することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
- 前記導電パタンの分断工程は、前記導電パタンを分断し、前記第１サイドウォール絶縁膜は連続した状態で残すことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
- 前記第１サイドウォール絶縁膜形成前に、前記半導体基板の前記導電パタンの長辺に沿った領域にポケット領域および／またはエクステンション領域を形成する工程、
をさらに含むことを特徴とする請求項１に記載の半導体装置の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2007/055351 WO2008114341A1 (ja) | 2007-03-16 | 2007-03-16 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2008114341A1 JPWO2008114341A1 (ja) | 2010-06-24 |
| JP5110079B2 true JP5110079B2 (ja) | 2012-12-26 |
Family
ID=39765463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009504941A Expired - Fee Related JP5110079B2 (ja) | 2007-03-16 | 2007-03-16 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US8071448B2 (ja) |
| JP (1) | JP5110079B2 (ja) |
| WO (1) | WO2008114341A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5525249B2 (ja) * | 2009-12-08 | 2014-06-18 | ラピスセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
| TWI552230B (zh) * | 2010-07-15 | 2016-10-01 | 聯華電子股份有限公司 | 金氧半導體電晶體及其製作方法 |
| US8610176B2 (en) * | 2011-01-11 | 2013-12-17 | Qualcomm Incorporated | Standard cell architecture using double poly patterning for multi VT devices |
| JP5746881B2 (ja) * | 2011-02-22 | 2015-07-08 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP5699826B2 (ja) * | 2011-06-27 | 2015-04-15 | 富士通セミコンダクター株式会社 | レイアウト方法及び半導体装置の製造方法 |
| US8735972B2 (en) * | 2011-09-08 | 2014-05-27 | International Business Machines Corporation | SRAM cell having recessed storage node connections and method of fabricating same |
| JP5798502B2 (ja) * | 2012-01-31 | 2015-10-21 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| US8836040B2 (en) * | 2012-11-07 | 2014-09-16 | Qualcomm Incorporated | Shared-diffusion standard cell architecture |
| US9633906B2 (en) * | 2014-01-24 | 2017-04-25 | International Business Machines Corporation | Gate structure cut after formation of epitaxial active regions |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59127866A (ja) * | 1983-01-13 | 1984-07-23 | Toshiba Corp | 半導体装置の製造方法 |
| JPH09289153A (ja) * | 1996-04-23 | 1997-11-04 | Oki Electric Ind Co Ltd | 半導体装置の製造方法及びそれに用いるマスク |
| JP2000091448A (ja) * | 1998-09-12 | 2000-03-31 | Toshiba Corp | 半導体装置の製造方法 |
| JP2004039705A (ja) * | 2002-07-01 | 2004-02-05 | Toshiba Corp | 半導体装置 |
| JP2004140374A (ja) * | 2002-10-17 | 2004-05-13 | Samsung Electronics Co Ltd | コバルトシリサイド形成方法及びこれを用いた半導体素子の製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0265213A (ja) * | 1988-08-31 | 1990-03-05 | Taiyo Yuden Co Ltd | 還元再酸化型半導体コンデンサ用磁器組成物及び磁器 |
| JPH0265235A (ja) | 1988-08-31 | 1990-03-05 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| US5217913A (en) | 1988-08-31 | 1993-06-08 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing an MIS device having lightly doped drain structure and conductive sidewall spacers |
| US5146291A (en) | 1988-08-31 | 1992-09-08 | Mitsubishi Denki Kabushiki Kaisha | MIS device having lightly doped drain structure |
| US5021354A (en) * | 1989-12-04 | 1991-06-04 | Motorola, Inc. | Process for manufacturing a semiconductor device |
| KR0170311B1 (ko) * | 1995-06-23 | 1999-02-01 | 김광호 | 스태틱 랜덤 억세스 메모리 및 그 제조방법 |
| KR100223832B1 (ko) * | 1996-12-27 | 1999-10-15 | 구본준 | 반도체 소자 및 그 제조방법 |
| TW417253B (en) * | 1998-07-27 | 2001-01-01 | Seiko Epson Corp | Semiconductor memory device and its manufacturing method |
| TW480735B (en) * | 2001-04-24 | 2002-03-21 | United Microelectronics Corp | Structure and manufacturing method of polysilicon thin film transistor |
| JP4255836B2 (ja) * | 2001-12-19 | 2009-04-15 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 改善されたトランジスタ性能に対する複合スペーサライナー |
| US6936528B2 (en) | 2002-10-17 | 2005-08-30 | Samsung Electronics Co., Ltd. | Method of forming cobalt silicide film and method of manufacturing semiconductor device having cobalt silicide film |
| JP2004140315A (ja) | 2002-10-17 | 2004-05-13 | Samsung Electronics Co Ltd | サリサイド工程を用いる半導体素子の製造方法 |
| TW591741B (en) * | 2003-06-09 | 2004-06-11 | Taiwan Semiconductor Mfg | Fabrication method for multiple spacer widths |
| US7718482B2 (en) * | 2007-10-10 | 2010-05-18 | Texas Instruments Incorporated | CD gate bias reduction and differential N+ poly doping for CMOS circuits |
-
2007
- 2007-03-16 WO PCT/JP2007/055351 patent/WO2008114341A1/ja active Application Filing
- 2007-03-16 JP JP2009504941A patent/JP5110079B2/ja not_active Expired - Fee Related
-
2009
- 2009-08-19 US US12/543,794 patent/US8071448B2/en active Active
-
2011
- 2011-11-02 US US13/287,770 patent/US8507990B2/en active Active
-
2013
- 2013-07-03 US US13/934,759 patent/US8692331B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59127866A (ja) * | 1983-01-13 | 1984-07-23 | Toshiba Corp | 半導体装置の製造方法 |
| JPH09289153A (ja) * | 1996-04-23 | 1997-11-04 | Oki Electric Ind Co Ltd | 半導体装置の製造方法及びそれに用いるマスク |
| JP2000091448A (ja) * | 1998-09-12 | 2000-03-31 | Toshiba Corp | 半導体装置の製造方法 |
| JP2004039705A (ja) * | 2002-07-01 | 2004-02-05 | Toshiba Corp | 半導体装置 |
| JP2004140374A (ja) * | 2002-10-17 | 2004-05-13 | Samsung Electronics Co Ltd | コバルトシリサイド形成方法及びこれを用いた半導体素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130292749A1 (en) | 2013-11-07 |
| JPWO2008114341A1 (ja) | 2010-06-24 |
| US8692331B2 (en) | 2014-04-08 |
| US20090309141A1 (en) | 2009-12-17 |
| US8071448B2 (en) | 2011-12-06 |
| US20120043613A1 (en) | 2012-02-23 |
| WO2008114341A1 (ja) | 2008-09-25 |
| US8507990B2 (en) | 2013-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5110079B2 (ja) | 半導体装置の製造方法 | |
| KR20050037938A (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
| JP2005039270A (ja) | メモリ素子およびその製造方法 | |
| JP2008251826A (ja) | 半導体装置の製造方法 | |
| JP2007335559A (ja) | 半導体装置の製造方法 | |
| JP4664132B2 (ja) | フラッシュメモリ素子の製造方法 | |
| US20150243654A1 (en) | Semiconductor structure and method for manufacturing the same | |
| KR100510541B1 (ko) | 고전압 트랜지스터 및 그 제조 방법 | |
| JP2016012674A (ja) | 半導体装置およびその製造方法 | |
| JP4395871B2 (ja) | 周辺領域のｍｏｓｆｅｔ素子の製造方法 | |
| JP2007053362A (ja) | 不揮発性メモリ装置の製造方法 | |
| CN103915321A (zh) | 半导体结构及其制造方法 | |
| JP2007273759A (ja) | 半導体装置の製造方法 | |
| JP2010258224A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2007088403A (ja) | 半導体素子及びその製造方法 | |
| KR20080030838A (ko) | 웨이브형 리세스게이트의 레이아웃 및 그를 이용한리세스게이트의 제조 방법 | |
| JP2004228575A (ja) | Ｅｅｐｒｏｍセル及びその製造方法 | |
| JP2005093458A (ja) | 半導体装置およびその製造方法 | |
| US7012003B2 (en) | Memory for producing a memory component | |
| JP2008211016A (ja) | 半導体装置およびその製造方法 | |
| JP2014049460A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| KR20050027381A (ko) | 트랜지스터의 리세스 채널 형성 방법 | |
| KR20000043890A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR20070001590A (ko) | 반도체 소자의 리세스 게이트 형성방법 | |
| JP2008010483A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120726 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120911 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120924 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5110079 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |