JP4395871B2 - 周辺領域のｍｏｓｆｅｔ素子の製造方法 - Google Patents
周辺領域のｍｏｓｆｅｔ素子の製造方法 Download PDFInfo
- Publication number
- JP4395871B2 JP4395871B2 JP2005281364A JP2005281364A JP4395871B2 JP 4395871 B2 JP4395871 B2 JP 4395871B2 JP 2005281364 A JP2005281364 A JP 2005281364A JP 2005281364 A JP2005281364 A JP 2005281364A JP 4395871 B2 JP4395871 B2 JP 4395871B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate
- oxide film
- thickness
- peripheral region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000002093 peripheral effect Effects 0.000 title claims description 50
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 239000000758 substrate Substances 0.000 claims description 44
- 125000006850 spacer group Chemical group 0.000 claims description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 17
- 238000005468 ion implantation Methods 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 10
- -1 spacer nitride Chemical class 0.000 claims description 10
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 8
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims 1
- 239000010408 film Substances 0.000 description 99
- 230000008021 deposition Effects 0.000 description 4
- 238000010405 reoxidation reaction Methods 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66719—With a step of forming an insulating sidewall spacer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本発明は、半導体素子の製造方法に関し、より詳細には、周辺領域内のＭＯＳＦＥＴ素子の電気特性の低下を防止できる周辺領域のＭＯＳＦＥＴ素子の製造方法に関する。
最近、開発されているＭＯＳＦＥＴ素子のデザインルールがサブ-１００ｎｍ以下に減少するにつれて、それに対応する周辺領域内の高密度パターン領域と低密度パターン領域との間のパターンの密度差が急激に増大している。このようなパターンの密度差は、例えば、ゲートスペーサの厚さに変化をきたし、その結果、周辺領域における高密度パターン領域と低密度パターン領域との間の ＭＯＳＦＥＴ素子の特性が不均一となる。
この点に関して、現在行われている周辺領域のＭＯＳＦＥＴ素子の製造方法を図１Ａ〜図１Ｄを参照して説明する。
まず、図１Ａに示されているように、周辺領域において、高密度パターン領域Ａ及び低密度パターン領域Ｂを有するシリコン基板１の適所に公知のＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）によりトレンチ型の素子分離膜２を形成する。その後、素子分離膜２を含む基板１の全面上にゲート絶縁膜３と、ドーピングされたポリシリコン膜４及びタングステンシリサイド膜５の積層膜からなるゲート導電膜と、ハードマスク膜６とを順次形成した後、これらをパターニングして基板１の高密度パターン領域Ａ及び低密度パターン領域Ｂに、各々、ゲート７を形成する。
次に、図１Ｂに示されているように、ゲート再酸化処理を行って、ゲート７の側壁及び基板１の表面上にスクリーン酸化膜８を成長させた後、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）イオン注入を行って、ゲート７の両側の基板の表面内にＬＤＤ領域９を形成する。
次に、図１Ｃに示されているように、基板１の全面上にゲートバッファ酸化膜１０、ゲートスペーサ窒化膜１１、及びゲートスペーサ酸化膜１２を順次蒸着してＯＮＯ（Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ）構造のゲートスペーサ積層膜を形成する。
そして、図１Ｄに示されているように、公知の一連のＭＯＳＦＥＴ製造工程、即ち、Ｎ＋／Ｐ＋マスク処理、スペーサエッチング及びＮ＋／Ｐ＋イオン注入を順次行ってゲート７の両側壁にゲートスペーサ１３を形成すると共に、ゲートスペーサ１３を含むゲート７の両側の基板の表面内にソース／ドレーン領域１４を形成する。以上で、周辺領域内の高密度パターン領域Ａ及び低密度パターン領域ＢへのＭＯＳＦＥＴ素子の製造を完了する。
ところが、上記の従来の周辺領域のＭＯＳＦＥＴ素子の製造方法は、次のような問題がある。
図１Ｃに示すように、通常ゲートスペーサ酸化膜１２は、ゲートバッファ酸化膜１０及びゲートスペーサ窒化膜１１に比べて著しく厚く形成されることが通常である。一方、薄膜蒸着は一般的に、パターン密度によって蒸着ローディングエフェクト（ｌｏａｄｉｎｇ ｅｆｆｅｃｔ）が異なり、蒸着厚がパターン密度に対して依存性を有する。即ち、パターン密度が高いほど蒸着厚は薄くなる。このようなパターン密度に対する依存性は、蒸着される薄膜の厚さが増大するほど一層顕著に現れる。
従って、ＭＯＳＦＥＴ素子のデザインルールがサブ−１００ｎｍ以下に減少すると、ゲートスペーサ酸化膜の周辺領域内の高密度パターン領域と低密度パターン領域間の蒸着厚の差は数百Åに達し、その結果、最後に形成された周辺領域内のＭＯＳＦＥＴ素子のゲートスペーサの厚さは不均一になる。これは、最終的にＭＯＳＦＥＴ素子のＶｔｓａｔ（ｓａｔｕｒａｔｉｏｎ ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）の特性を含む電気特性の低下を引き起こしてしまう。このような問題は、特に今後の高集積ＭＯＳＦＥＴ素子の開発に致命的な問題として作用することになる。
このように、高集積ＭＯＳＦＥＴ素子を製造するためには、周辺領域内のＭＯＳＦＥＴ素子の電気特性を確保することが必要である。しかし、ゲートスペーサ酸化膜の蒸着時のローディングエフェクトは物質固有の特性であって、改善するには限界があるので、上記の問題を解決するためにＭＯＳＦＥＴ素子に対する構造面での取り組みが求められる。
本発明は、上記のような従来の技術の問題点を解決するために案出されたものであって、周辺領域内のＭＯＳＦＥＴ素子の電気特性の低下を防止できる周辺領域のＭＯＳＦＥＴ素子の製造方法を提供することをその目的とする。
また、本発明の別の目的は、周辺領域内のＭＯＳＦＥＴ素子の電気特性の低下を防止することにより、サブ−１００ｎｍ級以下の高集積ＭＯＳＦＥＴ素子を製造することを可能にする、周辺領域のＭＯＳＦＥＴ素子の製造方法を提供することである。
上記の課題を解決するために、本発明は、 周辺領域内の高密度パターン領域と低密度パターン領域とを有するシリコン基板にアクティブ領域を画定する素子分離膜を形成する第１ステップと、前記高密度パターン領域のゲートが形成される部分の前記シリコン基板の表面にリセスチャネルが得られるように溝を形成する第２ステップと、前記素子分離膜及び溝を含む前記シリコン基板の全面上に、ゲート絶縁膜、ゲート導電膜及びハードマスク膜を順次形成する第３ステップと、前記ハードマスク膜、ゲート導電膜及びゲート絶縁膜をパターニングして、前記高密度パターン領域の溝と低密度パターン領域の前記シリコン基板の表面上に各々ゲートを形成する第４ステップと、前記ゲート両側の前記シリコン基板の表面内にＬＤＤ領域を形成する第５ステップと、前記第１〜第５ステップによって形成された結果物上にゲートバッファ酸化膜、ゲートスペーサ窒化膜及びゲートスペーサ酸化膜を順次蒸着する第６ステップと、前記ゲートスペーサ酸化膜、ゲートスペーサ窒化膜及びゲートバッファ酸化膜をエッチングして、前記ゲートの両側壁にゲートスペーサを形成する第７ステップと、前記ゲートスペーサを含む前記ゲートの両側の前記シリコン基板の表面内にソース／ドレーン領域を形成する第８ステップとを含むことを特徴とする周辺領域のＭＯＳＦＥＴ素子の製造方法を提供する。
ここで、前記第２ステップは、前記素子分離膜が形成された前記シリコン基板の全面上に犠牲酸化膜及びマスク用ポリシリコン膜を順次形成する第９ステップと、前記高密度パターン領域のゲートが形成される部分の前記シリコン基板上の前記マスク用ポリシリコン膜及びその下の犠牲酸化膜をエッチングすると共に、前記シリコン基板を所定の深さまでエッチングする第１０ステップと、前記マスク用ポリシリコン膜及び犠牲酸化膜を除去する第１１ステップとを含む。
好ましくは、前記犠牲酸化膜は、１００〜２００Åの厚さに形成され、前記マスク用ポリシリコン膜は１０００〜１５００Åの厚さに形成され、前記溝は３００〜１０００Åの深さに形成される。
また、本発明に係る周辺領域のＭＯＳＦＥＴ素子の製造方法は、前記第２ステップの後、かつ、前記第３ステップの前に、ウェルイオン注入、チャネルストップイオン注入、及びしきい値電圧調節イオン注入を行うステップを更に含むことを特徴とする。
好ましくは、前記ゲート絶縁膜は酸化膜であり、前記ゲート導電膜はドーピングされたポリシリコン膜及びタングステンシリサイド膜の積層膜であり、前記ハードマスク膜は窒化膜である。前記酸化膜は３０〜５０Åの厚さに形成され、前記ドーピングされたポリシリコン膜は４００〜７００Åの厚さに形成され、前記タングステンシリサイド膜は１０００〜１５００Åの厚さに形成され、前記窒化膜は２０００〜２５００Åの厚さに形成される。
尚、本発明に係る周辺領域のＭＯＳＦＥＴ素子の製造方法は、前記第４ステップの後、かつ、前記第５ステップの前に、前記ゲートが形成された前記結果物に対し、ゲート再酸化処理を行って、前記ゲートの側壁及び前記シリコン基板の表面上にスクリーン酸化膜を形成するステップを更に含み、前記ゲート再酸化処理は前記スクリーン酸化膜が３０〜６０Åの厚さに成長するまで行われることを特徴とする。
好ましくは、前記ゲートバッファ酸化膜は８０〜１２０Åの厚さに蒸着され、前記ゲートスペーサ窒化膜は９０〜１５０Åの厚さに蒸着され、そして、前記ゲートスペーサ酸化膜は４００〜６００Åの厚さに蒸着される。
本発明によれば、高密度パターン領域に選択的にリセスチャネルを有するＭＯＳＦＥＴ素子を形成することにより、周辺領域内のＭＯＳＦＥＴ素子の電気特性を安定化させることができ、これによって、今後、サブ−１００ｎｍ以下の高集積ＭＯＳＦＥＴ素子の製造を可能にすることができる。
以下、添付の図２Ａ〜図２Ｆを参照しながら本発明の好ましい実施の形態を詳細に説明する。なお、以下の説明及び図面において、同じ参照符号は同じ又は同様の構成要素を示すこととし、よって、同じ又は同様の構成要素に関する説明を省略する。
本発明は、周辺領域の高密度パターン領域に選択的にリセスチャネルを適用して、ＭＯＳＦＥＴ素子の有効チャネル長を増加させることにより、周辺領域の高密度パターン領域に形成されるＭＯＳＦＥＴ素子のＶｔｓａｔを増大させる。この場合、パターン密度への依存性により高密度パターン領域のＭＯＳＦＥＴ素子のゲートスペーサの厚さが相対的に薄くなることを原因に低下したＭＯＳＦＥＴ素子のＶｔｓａｔを、リセスチャネルの形成を通じて補償することができるので、結果的に、周辺領域のＭＯＳＦＥＴ素子の電気特性の低下を防止し、高集積ＭＯＳＦＥＴ素子の製造を可能にしている。
図２Ａ〜図２Ｆは、本発明に係る周辺領域のＭＯＳＦＥＴ素子の製造方法を説明するための工程別断面図であって、なお、各図面では、周辺領域についてのみ図示している。また、基板に対して複数の処理が順次行われるが、途中段階における基板及び基板上に形成された物を合わせて「結果物」という。
まず、図２Ａに示されているように、セル領域及び周辺領域に区画され、周辺領域に高密度パターン領域Ａと低密度パターン領域Ｂとを有するシリコン基板（以下、単に「基板」とも記す）２１に対して、シリコン基板２１の適所に公知のＳＴＩによってアクティブ領域を画定するトレンチ型の素子分離膜２２を形成する。
次に、図２Ｂに示されているように、素子分離膜２２を含む基板２１の全面上に、高密度パターン領域Ａに選択的にリセスチャネルを形成するためのエッチング障壁としての犠牲酸化膜２３とマスク用ポリシリコン膜２４を、各々、１００〜２００Å及び１０００〜１５００Åの厚さに形成する。次に、リセスチャネルが形成される基板部分、即ち、高密度パターン領域Ａのゲートが形成される基板部分の上方のマスク用ポリシリコン膜２４とその下の犠牲酸化膜２３をエッチングし、続いて、露出した基板部分を所定の深さ、例えば、３００〜１０００Åの深さにエッチングして溝２５を形成する。
次に、図２Ｃに示されているように、ウェットエッチング及びドライエッチングを行って、残留したマスク用ポリシリコン膜２３及び犠牲酸化膜２４を除去した後、公知の一連のイオン注入、即ち、ウェル（Ｗｅｌｌ）イオン注入、チャネルストップ（Ｃｈａｎｎｅｌ ｓｔｏｐ）イオン注入、及びしきい値電圧（Ｖｔ）調節イオン注入を順次行う。
次に、高密度パターン領域Ａに選択的にリセスされた溝２５が形成された基板を備えた結果物上に酸化膜からなるゲート絶縁膜２６と、ドーピングされたポリシリコン膜２７及びタングステンシリサイド膜２８の積層膜からなるゲート導電膜と、窒化膜からなるハードマスク膜２９とを順次形成した後、これら積層された膜をパターニングして高密度パターン領域Ａの溝２５及び低密度パターン領域Ｂの基板の表面上に各々ゲート３０ａ、３０ｂを形成する。この際、積層された膜のパターニング時には、高密度パターン領域Ａの溝２５上にゲート３０ａが形成できるように、正確なアラインメントが非常に重要である。
ここで、酸化膜を３０〜５０Åの厚さに形成し、ドーピングされたポリシリコン膜を４００〜７００Åの厚さに形成し、タングステンシリサイド膜を１０００〜１５００Åの厚さに形成し、また、窒化膜を２０００〜２５００Åの厚さに形成する。
次に、図２Ｄに示されているように、図２Ｃに示した結果物に対し、ゲート再酸化処理を行って、ゲート３０ａ、３０ｂの側壁及び基板２１の表面上にスクリーン酸化膜３１を成長させる。この際、ゲート再酸化処理は、スクリーン酸化膜３１が３０〜６０Åの厚さに成長するまで行うことが好ましい。
次に、この状態の結果物に対し、ＬＤＤイオン注入を行って、ゲート３０ａ、３０ｂの両側の基板２１の表面内にＬＤＤ領域３２を形成する。
次に、図２Ｅに示すように、図２Ｄに示した結果物上に、８０〜１２０Åの厚さのゲートバッファ酸化膜３３、９０〜１５０Åの厚さのゲートスペーサ窒化膜３４、及び４００〜６００Åの厚さのゲートスペーサ酸化膜３５を順次蒸着してＯＮＯ構造のゲートスペーサ積層膜を形成する。ここでは詳細に図示されてはいないが、ゲートスペーサ酸化膜３５はパターン密度への依存性によって周辺領域内の高密度パターン領域Ａ及び低密度パターン領域Ｂの間では、相異する厚さに蒸着される。即ち、ゲートスペーサ酸化膜３５は、高密度パターン領域Ａで低密度パターン領域Ｂより相対的に薄い厚さに蒸着される。
次に、図２Ｆに示されているように、図２Ｅに示した結果物に対し、Ｎ＋／Ｐ＋マスクキング、スペーサエッチング、及びＮ＋／Ｐ＋イオン注入を含む公知の一連の処理を順次行ってゲート３０ａ、３０ｂの両側壁にゲートスペーサ３６を形成し、併せて、ゲートスペーサ３６を含むゲート３０ａ、３０ｂの両側の基板の表面内にソース／ドレーン領域３７を形成する。以上で、周辺領域の高密度パターン領域Ａ及び低密度パターン領域Ｂに、各々、高集積ＭＯＳＦＥＴ素子４０ａ、４０ｂが形成されることになる。
ここで、周辺領域内の高密度パターン領域Ａに形成されたＭＯＳＦＥＴ素子４０ａのゲートスペーサ３６の厚さがパターン密度への依存性によって低密度パターン領域Ｂに形成されたＭＯＳＦＥＴ素子４０ｂのそれと相異し、これによって、高密度パターン領域Ａに形成されたＭＯＳＦＥＴ素子４０ａのＶｔｓａｔを含む電気特性が低下することがありうる。
一方、高密度パターン領域Ａに形成されたＭＯＳＦＥＴ素子４０ａはリセスチャネルを有するので、有効チャネル長が低密度パターン領域Ｂに形成されたＭＯＳＦＥＴ素子４０ｂのそれより長く、これによって、高密度パターン領域Ａに形成されたＭＯＳＦＥＴ素子４０ａのＶｔｓａｔが増大する。
従って、有効チャネル長の増大によるＶｔｓａｔの増大がゲートスペーサの厚さの差に起因するＶｔｓａｔの減少を補償することになり、その結果、本発明に係る高密度パターン領域Ａに形成されるＭＯＳＦＥＴ素子４０ａは安定した電気特性を有する。
以上では、本発明を特定の実施の形態に関連して図示し、説明したが、本発明はそれに限定されるものではなく、特許請求の範囲により定められる技術的思想と分野から逸脱しない範囲内で、上記の実施の形態を多様に改変できることは、当技術分野で通常の知識を有する者であれば容易に分る。
１、２１ シリコン基板
２、２２ 素子分離膜
２３ 犠牲酸化膜
２４ マスク用ポリシリコン膜
２５ 溝
３、２６ ゲート酸化膜
４、２７ ドーピングされたポリシリコン膜
５、２８ タングステンシリサイド膜
６、２９ ハードマスク膜
７、３０ａ、３０ｂ ゲート
８、３１ スクリーン酸化膜
９、３２ ＬＤＤ領域
１０、３３ ゲートバッファ酸化膜
１１、３４ ゲートスペーサ窒化膜
１２、３５ ゲートスペーサ酸化膜
１３、３６ ゲートスペーサ
１４、３７ ソース／ドレーン領域
４０ａ、４０ｂ ＭＯＳＦＥＴ素子
Ａ 高密度パターン領域
Ｂ 低密度パターン領域
２、２２ 素子分離膜
２３ 犠牲酸化膜
２４ マスク用ポリシリコン膜
２５ 溝
３、２６ ゲート酸化膜
４、２７ ドーピングされたポリシリコン膜
５、２８ タングステンシリサイド膜
６、２９ ハードマスク膜
７、３０ａ、３０ｂ ゲート
８、３１ スクリーン酸化膜
９、３２ ＬＤＤ領域
１０、３３ ゲートバッファ酸化膜
１１、３４ ゲートスペーサ窒化膜
１２、３５ ゲートスペーサ酸化膜
１３、３６ ゲートスペーサ
１４、３７ ソース／ドレーン領域
４０ａ、４０ｂ ＭＯＳＦＥＴ素子
Ａ 高密度パターン領域
Ｂ 低密度パターン領域
Claims (10)
- 周辺領域内の高密度パターン領域と低密度パターン領域とを有するシリコン基板にアクティブ領域を画定する素子分離膜を形成する第１ステップと、
前記高密度パターン領域のゲートが形成される部分の前記シリコン基板の表面にリセスチャネルが得られるように溝を形成する第２ステップと、
前記素子分離膜及び溝を含む前記シリコン基板の全面上に、ゲート絶縁膜、ゲート導電膜、及びハードマスク膜を順次形成する第３ステップと、
前記ハードマスク膜、ゲート導電膜、及びゲート絶縁膜をパターニングして、前記高密度パターン領域の溝と前記低密度パターン領域の前記シリコン基板の表面上に各々ゲートを形成する第４ステップと、
前記ゲートの両側の前記シリコン基板の表面内にＬＤＤ領域を形成する第５ステップと、
前記第１〜第５ステップによって形成された結果物上に、ゲートバッファ酸化膜、ゲートスペーサ窒化膜、及びゲートスペーサ酸化膜を順次蒸着する第６ステップと、
前記ゲートスペーサ酸化膜、ゲートスペーサ窒化膜、及びゲートバッファ酸化膜をエッチングして前記ゲートの両側壁にゲートスペーサを形成する第７ステップと、
前記ゲートスペーサを含む前記ゲート両側の前記シリコン基板の表面内にソース／ドレーン領域を形成する第８ステップとを含むことを特徴とする周辺領域のＭＯＳＦＥＴ素子の製造方法。 - 前記第２ステップは、
前記素子分離膜が形成された前記シリコン基板の全面上に犠牲酸化膜及びマスク用ポリシリコン膜を順次形成する第９ステップと、
前記高密度パターン領域のゲートが形成される部分の前記シリコン基板上の前記マスク用ポリシリコン膜及びその下の犠牲酸化膜をエッチングすると共に、前記シリコン基板を所定の深さまでエッチングする第１０ステップと、
前記マスク用ポリシリコン膜及び犠牲酸化膜を除去する第１１ステップとを含むことを特徴とする請求項１に記載の周辺領域のＭＯＳＦＥＴ素子の製造方法。 - 前記犠牲酸化膜は、１００〜２００Åの厚さに形成され、前記マスク用ポリシリコン膜は１０００〜１５００Åの厚さに形成されることを特徴とする請求項２に記載の周辺領域のＭＯＳＦＥＴ素子の製造方法。
- 前記溝は３００〜１０００Åの深さに形成されることを特徴とする請求項１または２に記載の周辺領域のＭＯＳＦＥＴ素子の製造方法。
- 前記第２ステップの後、かつ、前記第３ステップの前に、ウェルイオン注入、チャネルストップイオン注入、及びしきい値電圧調節イオン注入を行うステップを更に含むことを特徴とする請求項１に記載の周辺領域のＭＯＳＦＥＴ素子の製造方法。
- 前記ゲート絶縁膜は酸化膜であり、前記ゲート導電膜はドーピングされたポリシリコン膜及びタングステンシリサイド膜の積層膜であり、前記ハードマスク膜は窒化膜であることを特徴とする請求項１に記載の周辺領域のＭＯＳＦＥＴ素子の製造方法。
- 前記酸化膜は３０〜５０Åの厚さに形成され、前記ドーピングされたポリシリコン膜は４００〜７００Åの厚さに形成され、前記タングステンシリサイド膜は１０００〜１５００Åの厚さに形成され、前記窒化膜は２０００〜２５００Åの厚さに形成されることを特徴とする請求項６に記載の周辺領域のＭＯＳＦＥＴ素子の製造方法。
- 前記第４ステップの後、かつ、前記第５ステップの前に、前記ゲートが形成された結果物に対し、ゲート再酸化処理を行って、前記ゲートの側壁及び前記シリコン基板の表面上にスクリーン酸化膜を形成するステップを更に含むことを特徴とする請求項１に記載の周辺領域のＭＯＳＦＥＴ素子の製造方法。
- 前記ゲート再酸化処理は、前記スクリーン酸化膜が３０〜６０Åの厚さに成長するまで行われることを特徴とする請求項８に記載の周辺領域のＭＯＳＦＥＴ素子の製造方法。
- 前記ゲートバッファ酸化膜は８０〜１２０Åの厚さに蒸着され、前記ゲートスペーサ窒化膜は９０〜１５０Åの厚さに蒸着され、前記ゲートスペーサ酸化膜は４００〜６００Åの厚さに蒸着されることを特徴とする請求項１に記載の周辺領域のＭＯＳＦＥＴ素子の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040090415A KR100608369B1 (ko) | 2004-11-08 | 2004-11-08 | 주변영역에의 모스펫 소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006135304A JP2006135304A (ja) | 2006-05-25 |
| JP4395871B2 true JP4395871B2 (ja) | 2010-01-13 |
Family
ID=36316859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005281364A Expired - Fee Related JP4395871B2 (ja) | 2004-11-08 | 2005-09-28 | 周辺領域のｍｏｓｆｅｔ素子の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20060099762A1 (ja) |
| JP (1) | JP4395871B2 (ja) |
| KR (1) | KR100608369B1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100834746B1 (ko) | 2007-02-14 | 2008-06-05 | 삼성전자주식회사 | 센스 앰프를 포함하는 반도체 소자 |
| US8034677B2 (en) | 2010-02-25 | 2011-10-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated method for forming high-k metal gate FinFET devices |
| KR101697594B1 (ko) * | 2010-03-03 | 2017-01-18 | 삼성전자주식회사 | 반도체 소자 및 이를 제조하는 방법 |
| KR20130022534A (ko) * | 2011-08-25 | 2013-03-07 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
| US20150021698A1 (en) * | 2013-07-18 | 2015-01-22 | International Business Machines Corporation | Intrinsic Channel Planar Field Effect Transistors Having Multiple Threshold Voltages |
| US20150021699A1 (en) * | 2013-07-18 | 2015-01-22 | International Business Machines Corporation | FIN Field Effect Transistors Having Multiple Threshold Voltages |
| DE102019113208B4 (de) | 2018-06-26 | 2022-08-25 | Taiwan Semiconductor Manufacturing Co. Ltd. | Integrierte Schaltung mit Grabengate-Hochvolttransistor für einen eingebetteten Speicher und Verfahren zu deren Herstellung |
| US11189628B2 (en) * | 2018-06-26 | 2021-11-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Trench gate high voltage transistor for embedded memory |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5780340A (en) * | 1996-10-30 | 1998-07-14 | Advanced Micro Devices, Inc. | Method of forming trench transistor and isolation trench |
| US5976956A (en) * | 1997-04-11 | 1999-11-02 | Advanced Micro Devices, Inc. | Method of controlling dopant concentrations using transient-enhanced diffusion prior to gate formation in a device |
| JP2000260953A (ja) * | 1998-11-10 | 2000-09-22 | Texas Instr Inc <Ti> | ソースとドレイン端子用の拡大されたコンタクト領域を有するゲートデバイス及びその製造方法 |
| US6630718B1 (en) * | 1999-07-26 | 2003-10-07 | Micron Technology, Inc. | Transistor gate and local interconnect |
| KR100372639B1 (ko) * | 2000-06-21 | 2003-02-17 | 주식회사 하이닉스반도체 | 모스팻 소자의 제조방법 |
| US6737316B2 (en) * | 2001-10-30 | 2004-05-18 | Promos Technologies Inc. | Method of forming a deep trench DRAM cell |
| KR100568854B1 (ko) * | 2003-06-17 | 2006-04-10 | 삼성전자주식회사 | 반도체 메모리에서의 리세스 채널을 갖는 트랜지스터 형성방법 |
| KR100511045B1 (ko) * | 2003-07-14 | 2005-08-30 | 삼성전자주식회사 | 리세스된 게이트 전극을 갖는 반도체 소자의 집적방법 |
| US6844591B1 (en) * | 2003-09-17 | 2005-01-18 | Micron Technology, Inc. | Method of forming DRAM access transistors |
-
2004
- 2004-11-08 KR KR1020040090415A patent/KR100608369B1/ko not_active IP Right Cessation
-
2005
- 2005-05-02 US US11/120,576 patent/US20060099762A1/en not_active Abandoned
- 2005-09-28 JP JP2005281364A patent/JP4395871B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20060099762A1 (en) | 2006-05-11 |
| KR100608369B1 (ko) | 2006-08-09 |
| JP2006135304A (ja) | 2006-05-25 |
| KR20060041351A (ko) | 2006-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4395871B2 (ja) | 周辺領域のｍｏｓｆｅｔ素子の製造方法 | |
| US20080079071A1 (en) | Semiconductor device for preventing reciprocal influence between neighboring gates and method for manufacturing the same | |
| US20070029616A1 (en) | Semiconductor integrated circuit device and method of fabricating the same | |
| KR100762912B1 (ko) | 비대칭의 벌브형 리세스 게이트를 갖는 반도체 소자 및그의 제조방법 | |
| US20070004127A1 (en) | Method of fabricating a transistor having the round corner recess channel structure | |
| KR20080009987A (ko) | 반도체 소자의 제조 방법 | |
| KR100669105B1 (ko) | 반도체 장치 및 이의 제조 방법 | |
| JP2007088403A (ja) | 半導体素子及びその製造方法 | |
| TW201725704A (zh) | 非揮發性記憶體元件及其製作方法 | |
| JP2007067027A (ja) | 埋め込み型不揮発性メモリーの製作方法 | |
| KR100395509B1 (ko) | 반도체장치의 제조 방법 | |
| JP3855793B2 (ja) | 半導体装置の製造方法 | |
| CN110504163B (zh) | 侧墙结构的制造方法、侧墙结构及半导体器件 | |
| KR101025921B1 (ko) | 플래시 메모리 셀의 제조 방법 | |
| KR100399911B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100412143B1 (ko) | 삼중 게이트 산화막을 적용한 반도체 소자의 제조방법 | |
| KR101038308B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR20040000888A (ko) | 반도체 소자의 살리사이드 막 제조방법 | |
| KR101123796B1 (ko) | 반도체 소자의 제조방법 | |
| KR20070016630A (ko) | 반도체 소자의 제조방법 | |
| KR100713938B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| KR20070001590A (ko) | 반도체 소자의 리세스 게이트 형성방법 | |
| KR100753410B1 (ko) | 반도체 소자의 제조방법 | |
| KR100713937B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| KR100311502B1 (ko) | 반도체 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080620 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090831 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090909 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091009 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131030 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |