CN110504163B - 侧墙结构的制造方法、侧墙结构及半导体器件 - Google Patents

侧墙结构的制造方法、侧墙结构及半导体器件 Download PDF

Info

Publication number
CN110504163B
CN110504163B CN201910742964.6A CN201910742964A CN110504163B CN 110504163 B CN110504163 B CN 110504163B CN 201910742964 A CN201910742964 A CN 201910742964A CN 110504163 B CN110504163 B CN 110504163B
Authority
CN
China
Prior art keywords
side wall
layer
silicon nitride
thickness
polysilicon gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910742964.6A
Other languages
English (en)
Other versions
CN110504163A (zh
Inventor
曹欣雨
曹坚
张亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201910742964.6A priority Critical patent/CN110504163B/zh
Publication of CN110504163A publication Critical patent/CN110504163A/zh
Application granted granted Critical
Publication of CN110504163B publication Critical patent/CN110504163B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及侧墙结构的制造方法、侧墙结构及半导体器件，涉及半导体集成电路制造技术，在侧墙的形成过程中，通过首先沉积一层氧化硅层和氮化硅层，然后进行第一次刻蚀工艺，刻蚀掉多晶硅栅结构顶部的氮化硅层，形成初始侧墙，然后继续沉积一层氮化硅层，再对氮化硅层进行刻蚀，形成二次侧墙，氧化硅层、初始侧墙和二次侧墙共同构成侧墙结构，如此可在保证侧墙厚度的同时，不会造成相邻侧墙底部连接的问题，且能获得较好的晶圆面内均一性，且工艺过程简单，易控制，成本低廉。

Description

侧墙结构的制造方法、侧墙结构及半导体器件
技术领域
本发明涉及半导体集成电路制造技术，尤其涉及一种侧墙结构的制造方法、侧墙结构及半导体器件。
背景技术
在半导体集成电路制造技术领域，随着半导体技术的发展，半导体器件的尺寸不断减小，然对其性能的要求不断提高。
半导体集成电路通常包括多个MOS晶体管，因此MOS晶体管的性能对半导体集成电路的性能来说至关重要，具体的，MOS晶体管包括PMOS管和NMOS管，其通过：首先，在由隔离结构隔离半导体衬底而形成的有源区内形成P阱和N阱，并在P阱和N阱上形成多晶硅栅结构；然后，进行轻掺杂漏注入工艺；然后，进行侧墙形成工艺；然后，在多晶硅栅结构两侧形成侧墙；然后，进行漏源注入工艺；最后，去除多晶硅伪栅，并在多晶硅伪栅去除区域形成金属栅等步骤形成PMOS管和NMOS管。上述的每一步骤的工艺均会影响PMOS管和NMOS管的器件性能。
其中，侧墙是用来定义轻掺杂漏(LDD)区域和源漏结宽度并在通孔刻蚀时保护栅极的一种工艺，是通过淀积和刻蚀等工艺在栅极的栅极侧墙(offset spacer)两侧制作而成的结构。侧墙的厚度、高度和剖面轮廓是等比例缩小CMOS技术的关键所在。但是，在所需求的侧墙厚度较厚时，相邻栅极底部两侧及衬底上方的侧墙材料(如氮化硅)容易出现连接(bridge)现象，会影响后续源漏区离子的注入。
针对器件尺寸40纳米以上的MOS管，侧墙厚度一般要求在150埃以上，且随着器件尺寸的减小，侧墙的厚度也需要相应减薄。现有技术通常采用淀积一层较厚的氮化硅再刻蚀，从而制作出预期的侧墙结构。在刻蚀氮化硅形成侧墙结构的过程中，为制作一定厚度的侧墙，通常会导致衬底表面的氮化硅刻蚀不完全，造成相邻栅极底部两侧及衬底上方氮化硅的连接，从而影响到器件的最终性能。同时，当淀积的氮化硅较厚时，晶圆面内均一性会变差，且由于炉管机台本身的特性，淀积过程中，处于炉管不同位置的晶圆面内会出现晶圆边缘比中心位置厚或薄两种不同的情况，而刻蚀后的晶圆面内均一性会直接受到前层的影响，因此导致晶圆面内均一性差。因此，如何在保证侧墙厚度的同时，不会造成相邻侧墙底部连接的负面影响，且获得较好的晶圆面内均一性，是侧墙结构制作过程中需要研究的问题。
发明内容
本发明的目的在于提供一种侧墙结构的制造方法，以在保证侧墙厚度的同时，不会造成相邻侧墙底部连接的问题，且能获得较好的晶圆面内均一性。
本发明提供的侧墙结构的制造方法，包括：S1：提供一半导体衬底，在半导体衬底上包括由隔离结构隔离出的多个有源区，在有源区内形成阱结构，并在阱结构区域的半导体衬底表面形成多晶硅栅结构；S2：依次淀积一层氧化硅层和氮化硅层，氧化硅层和氮化硅层覆盖半导体衬底的表面及多晶硅栅结构的表面；S3：进行第一次刻蚀工艺，使得覆盖在半导体衬底及多晶硅栅结构顶部的氮化硅层被去除，并在多晶硅栅结构的侧面形成初始侧墙层；S4：在步骤S3之后再沉积一层氮化硅层，氮化硅层覆盖半导体衬底的表面及多晶硅栅结构的表面；以及S5：进行第二次刻蚀工艺，使得覆盖在半导体衬底及多晶硅栅结构顶部的氧化硅层和氮化硅层被去除，并在多晶硅栅结构的侧面形成二次侧墙层，由氧化硅层、初始侧墙层和二次侧墙层构成多晶硅栅结构的侧墙结构。
更进一步的，在步骤S1与步骤S2之间还包括步骤Sa：在多晶硅栅结构的侧边形成栅极侧墙。
更进一步的，在步骤Sa与步骤S2之间还包括步骤Sb：轻掺杂漏注入工艺。
更进一步的，步骤S2淀积的氧化硅层的厚度为
Figure BDA0002164601790000021
至
Figure BDA0002164601790000022
之间。
更进一步的，步骤S2淀积的氮化硅层的厚度为
Figure BDA0002164601790000032
至
Figure BDA0002164601790000031
之间。
更进一步的，步骤S2淀积的氮化硅层的厚度为
Figure BDA0002164601790000034
至
Figure BDA0002164601790000033
之间。
更进一步的，步骤S3中，氧化硅层为第一次刻蚀工艺的刻蚀阻挡层。
更进一步的，在步骤S3中，形成的初始侧墙层的厚度约为
Figure BDA0002164601790000035
更进一步的，在步骤S4淀积的氮化硅层的厚度为
Figure BDA0002164601790000037
至
Figure BDA0002164601790000036
之间。
更进一步的，在步骤S4淀积的氮化硅层的厚度为
Figure BDA0002164601790000039
至
Figure BDA0002164601790000038
之间。
更进一步的，步骤S5中，多晶硅栅结构的多晶硅为第二次刻蚀工艺的刻蚀阻挡层。
更进一步的，在步骤S5中，形成的二次侧墙层的厚度约为
Figure BDA00021646017900000310
本发明还提供一种侧墙结构，该侧墙结构形成于半导体器件的多晶硅栅结构的侧面，该侧墙结构从靠近多晶硅栅结构至远离多晶硅栅结构的方向依次包括氧化硅层、氮化硅初始侧墙层和氮化硅二次侧墙层。
更进一步的，氧化硅层的厚度为
Figure BDA00021646017900000311
至
Figure BDA00021646017900000312
之间，氮化硅初始侧墙层的厚度约为
Figure BDA00021646017900000313
氮化硅二次侧墙层的厚度约为
Figure BDA00021646017900000314
更进一步的，在侧墙结构与半导体器件的多晶硅栅结构之间还包括栅极侧墙，栅极侧墙的厚度约为
Figure BDA00021646017900000315
本发明还提供一种半导体器件，该半导体器件包括多个多晶硅栅结构，该多晶硅栅结构的两侧包括由上述的侧墙结构的制造方法形成的侧墙，且同一半导体衬底上相邻的多晶硅栅结构的侧墙之间不连接。
更进一步的，氧化硅层的厚度为
Figure BDA00021646017900000316
至
Figure BDA00021646017900000317
之间，氮化硅初始侧墙层的厚度约为
Figure BDA00021646017900000318
氮化硅二次侧墙层的厚度约为
Figure BDA00021646017900000319
更进一步的，在侧墙结构与半导体器件的多晶硅栅结构之间还包括栅极侧墙，栅极侧墙的厚度约为
Figure BDA00021646017900000320
本发明提供的侧墙结构的制造方法、侧墙结构及半导体器件，在侧墙的形成过程中，通过首先沉积一层氧化硅层和氮化硅层，然后进行第一次刻蚀工艺，刻蚀掉多晶硅栅结构顶部的氮化硅层，形成初始侧墙，然后继续沉积一层氮化硅层，再对氮化硅层进行刻蚀，形成二次侧墙，氧化硅层、初始侧墙和二次侧墙共同构成侧墙结构，如此可在保证侧墙厚度的同时，不会造成相邻侧墙底部连接的问题，且能获得较好的晶圆面内均一性，且工艺过程简单，易控制，成本低廉。
附图说明
图1为本发明一实施例的侧墙结构的制造方法的流程图。
图2a-2e为本发明一实施例的侧墙结构的制造过程示意图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明一实施例中，提供一种侧墙结构的制造方法，具体的，请参阅图1，图1为本发明一实施例的侧墙结构的制造方法的流程图。本发明一实施例的侧墙结构的制造方法，包括：S1：提供一半导体衬底100，在半导体衬底100上包括由隔离结构110隔离出的多个有源区130，在有源区130内形成阱结构，并在阱结构区域的半导体衬底100表面形成多晶硅栅结构200；S2：依次淀积一层氧化硅层310和氮化硅层320，氧化硅层和氮化硅层覆盖半导体衬底100的表面及多晶硅栅结构200的表面；S3：进行第一次刻蚀工艺，使得覆盖在半导体衬底100及多晶硅栅结构200顶部的氮化硅层被去除，并在多晶硅栅结构200的侧面形成初始侧墙层420；S4：在步骤S3之后再沉积一层氮化硅层330，氮化硅层330覆盖半导体衬底100的表面及多晶硅栅结构200的表面；以及S5：进行第二次刻蚀工艺，使得覆盖在半导体衬底100及多晶硅栅结构200顶部的氧化硅层和氮化硅层被去除，并在多晶硅栅结构200的侧面形成二次侧墙层430，如此由氧化硅层、初始侧墙层和二次侧墙层构成多晶硅栅结构200的侧墙结构。
如上所述，现有技术中，通常采用淀积一层较厚的氮化硅再刻蚀，从而制作出预期的侧墙结构。在刻蚀氮化硅形成侧墙结构的过程中，为制作一定厚度的侧墙，通常会导致衬底表面的氮化硅刻蚀不完全，造成相邻栅极底部两侧及衬底上方氮化硅的连接，从而影响到器件的最终性能。而本发明，在侧墙的形成过程中，通过首先沉积一层氧化硅层和氮化硅层，然后进行第一次刻蚀工艺，刻蚀掉多晶硅栅结构顶部的氮化硅层，形成初始侧墙，然后继续沉积一层氮化硅层，再对氮化硅层进行刻蚀，形成二次侧墙，如此使氧化硅层、初始侧墙和二次侧墙共同构成侧墙结构，因此可使每次沉积的沉积层厚度减薄，如此可获得较好的晶圆面内均一性，覆盖在半导体衬底表面的减薄的沉积层在刻蚀工艺中易被刻蚀完全，因此可在保证侧墙厚度的同时，不会造成相邻侧墙底部连接。
更具体的，并请参阅图2a-2e，图2a-2e为本发明一实施例的侧墙结构的制造过程示意图。
步骤S1请参阅图2a所示。更具体的，在本发明一实施例中，在步骤S1与步骤S2之间还包括步骤Sa：在多晶硅栅结构200的侧边形成栅极侧墙(offset spacer)410。具体的，可参阅图2a。更具体的，在本发明一实施例中，步骤Sa中的栅极侧墙(offset spacer)410由氧化硅、氮化硅或氮氧化硅等绝缘材料构成的单层结构，也可以是ONO(氧化硅-氮化硅-氧化硅)等多层结构。栅极侧墙(offset spacer)410可以提高形成的晶体管的沟道长度，减小短沟道效应和由于短沟道效应引起的热载流子效应，同时作为后续LDD轻掺杂源/漏区离子注入的掩膜。更具体的，在本发明一实施例中，在步骤Sa与步骤S2之间还包括步骤Sb：轻掺杂漏注入工艺。
步骤S2请参阅图2b所示。更具体的，在本发明一实施例中，步骤S2淀积的氧化硅层310的厚度为
Figure BDA0002164601790000061
至
Figure BDA0002164601790000062
之间。当然也可根据工艺的需求改变氧化硅层310的厚度。更进一步的，在本发明一实施例中，步骤S2淀积的氮化硅层320的厚度为
Figure BDA0002164601790000063
至
Figure BDA0002164601790000064
之间。另步骤S2中形成的氧化硅层310还可以起到保护多晶硅栅结构200的功能。
步骤S3请参阅图2c所示。更具体的，在本发明一实施例中，步骤S3中的第一次刻蚀工艺采用各向异性刻蚀。更具体的，在本发明一实施例中，步骤S3中，氧化硅层310为第一次刻蚀工艺的刻蚀阻挡层。如图2c所示，在进行第一次刻蚀工艺后，多晶硅栅结构200顶部的氮化硅层320被去除，多晶硅栅结构200顶部和半导体衬底表面的氧化硅层310有稍许的损失，使在半导体衬底表面残留有氧化硅层600，并多晶硅栅结构200侧面的氮化硅层320有稍许损失。更具体的，在本发明一实施例中，在步骤S3中，形成的初始侧墙层420的厚度约为
Figure BDA0002164601790000065
当然本发明并不限定初始侧墙层420的厚度仅为
Figure BDA0002164601790000066
在实际工艺中，初始侧墙层420的厚度可有一定的偏差，优选的偏差为5％，较优的为10％，更优的为20％。
步骤S4请参阅图2d所示。更具体的，在本发明一实施例中，在步骤S4淀积的氮化硅层330的厚度为
Figure BDA0002164601790000067
至
Figure BDA0002164601790000068
之间。
在本发明一实施例中，并不限定步骤S2中淀积的氮化硅层320的厚度为
Figure BDA00021646017900000610
至
Figure BDA0002164601790000069
之间，以及在步骤S4中淀积的氮化硅层330的厚度为
Figure BDA00021646017900000612
至
Figure BDA00021646017900000611
之间。步骤S2中淀积的氮化硅层320和步骤S4中淀积的氮化硅层330的厚度可根据工艺的不同以及所需侧墙厚度的不同等进行调整。
步骤S5请参阅图2e所示。步骤S5中的第二次刻蚀工艺采用各向异性刻蚀。更具体的，在本发明一实施例中，步骤S5中，多晶硅栅结构200的多晶硅为第二次刻蚀工艺的刻蚀阻挡层。更具体的，在本发明一实施例中，步骤S5中，也可根据需要形成的二次侧墙层430的厚度控制第二次刻蚀工艺的时间，以形成理想厚度的二次侧墙层430。如图2e所示，在进行第二次刻蚀工艺后，使得覆盖在半导体衬底100及多晶硅栅结构200顶部的氧化硅层和氮化硅层被去除，并多晶硅栅结构200侧面的氮化硅层330有稍许损失，在多晶硅栅结构200的侧面形成二次侧墙层430。更具体的，在本发明一实施例中，在步骤S5中，形成的二次侧墙层430的厚度约为
Figure BDA0002164601790000071
当然本发明并不限定二次侧墙层430的厚度仅为
Figure BDA0002164601790000072
在实际工艺中，二次侧墙层430的厚度可有一定的偏差，优选的偏差为5％，较优的为10％，更优的为20％。
更具体的，在本发明一实施例中，还提供一种侧墙结构，该侧墙结构形成于半导体器件的多晶硅栅结构的侧面，该侧墙结构从靠近多晶硅栅结构至远离多晶硅栅结构的方向依次包括氧化硅层310、氮化硅初始侧墙层420和氮化硅二次侧墙层430。具体的，可参阅图2e。
更具体的，在本发明一实施例中，氧化硅层310的厚度为
Figure BDA0002164601790000075
至
Figure BDA0002164601790000076
之间，氮化硅初始侧墙层420的厚度约为
Figure BDA0002164601790000073
氮化硅二次侧墙层430的厚度约为
Figure BDA0002164601790000074
更具体的，在本发明一实施例中，更进一步的，在侧墙结构与半导体器件的多晶硅栅结构之间还包括栅极侧墙(offset spacer)410。更具体的，在本发明一实施例中，栅极侧墙(offset spacer)410的厚度约为
Figure BDA0002164601790000077
更具体的，在本发明一实施例中，还提供一种半导体器件，该半导体器件包括多个多晶硅栅结构200，该多晶硅栅结构200的两侧包括由上述的侧墙结构的制造方法形成的侧墙，且同一半导体衬底上相邻的多晶硅栅结构200的侧墙之间不连接。
更具体的，在本发明一实施例中，氧化硅层310的厚度为
Figure BDA0002164601790000079
至
Figure BDA0002164601790000078
之间，氮化硅初始侧墙层420的厚度约为
Figure BDA00021646017900000711
氮化硅二次侧墙层430的厚度约为
Figure BDA00021646017900000710
更具体的，在本发明一实施例中，更进一步的，在侧墙结构与半导体器件的多晶硅栅结构之间还包括栅极侧墙(offset spacer)410。更具体的，在本发明一实施例中，栅极侧墙(offset spacer)410的厚度约为
Figure BDA0002164601790000081
综上所述，在侧墙的形成过程中，通过首先沉积一层氧化硅层和氮化硅层，然后进行第一次刻蚀工艺，刻蚀掉多晶硅栅结构顶部的氮化硅层，形成初始侧墙，然后继续沉积一层氮化硅层，再对氮化硅层进行刻蚀，形成二次侧墙，氧化硅层、初始侧墙和二次侧墙共同构成侧墙结构，如此可在保证侧墙厚度的同时，不会造成相邻侧墙底部连接的问题，且能获得较好的晶圆面内均一性，且工艺过程简单，易控制，成本低廉。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (12)

1.一种侧墙结构的制造方法，其特征在于，包括：
S1：提供一半导体衬底，在半导体衬底上包括由隔离结构隔离出的多个有源区，在有源区内形成阱结构，并在阱结构区域的半导体衬底表面形成多晶硅栅结构；
S2：依次淀积一层氧化硅层和氮化硅层，氧化硅层和氮化硅层覆盖半导体衬底的表面及多晶硅栅结构的表面；
S3：进行第一次刻蚀工艺，使得覆盖在半导体衬底及多晶硅栅结构顶部的氮化硅层被去除，并在多晶硅栅结构的侧面形成初始侧墙层；
S4：在步骤S3之后再沉积一层氮化硅层，氮化硅层覆盖半导体衬底的表面及多晶硅栅结构的表面；以及
S5：进行第二次刻蚀工艺，使得覆盖在半导体衬底及多晶硅栅结构顶部的氧化硅层和氮化硅层被去除，并在多晶硅栅结构的侧面形成二次侧墙层，由氧化硅层、初始侧墙层和二次侧墙层构成多晶硅栅结构的侧墙结构。
2.根据权利要求1所述的侧墙结构的制造方法，其特征在于，在步骤S1与步骤S2之间还包括步骤Sa：在多晶硅栅结构的侧边形成栅极侧墙。
3.根据权利要求2所述的侧墙结构的制造方法，其特征在于，在步骤Sa与步骤S2之间还包括步骤Sb：轻掺杂漏注入工艺。
4.根据权利要求1所述的侧墙结构的制造方法，其特征在于，步骤S2淀积的氧化硅层的厚度为
Figure FDA0003181526890000011
至
Figure FDA0003181526890000012
之间。
5.根据权利要求1所述的侧墙结构的制造方法，其特征在于，步骤S2淀积的氮化硅层的厚度为
Figure FDA0003181526890000013
至
Figure FDA0003181526890000014
之间。
6.根据权利要求4所述的侧墙结构的制造方法，其特征在于，步骤S2淀积的氮化硅层的厚度为
Figure FDA0003181526890000015
至
Figure FDA0003181526890000016
之间。
7.根据权利要求1所述的侧墙结构的制造方法，其特征在于，步骤S3中，氧化硅层为第一次刻蚀工艺的刻蚀阻挡层。
8.根据权利要求6所述的侧墙结构的制造方法，其特征在于，在步骤S3中，形成的初始侧墙层的厚度约为
Figure FDA0003181526890000021
9.根据权利要求1所述的侧墙结构的制造方法，其特征在于，在步骤S4淀积的氮化硅层的厚度为
Figure FDA0003181526890000022
至
Figure FDA0003181526890000023
之间。
10.根据权利要求8所述的侧墙结构的制造方法，其特征在于，在步骤S4淀积的氮化硅层的厚度为
Figure FDA0003181526890000024
至
Figure FDA0003181526890000025
之间。
11.根据权利要求1所述的侧墙结构的制造方法，其特征在于，步骤S5中，多晶硅栅结构的多晶硅为第二次刻蚀工艺的刻蚀阻挡层。
12.根据权利要求1所述的侧墙结构的制造方法，其特征在于，在步骤S5中，形成的二次侧墙层的厚度约为
Figure FDA0003181526890000026
CN201910742964.6A 2019-08-13 2019-08-13 侧墙结构的制造方法、侧墙结构及半导体器件 Active CN110504163B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910742964.6A CN110504163B (zh) 2019-08-13 2019-08-13 侧墙结构的制造方法、侧墙结构及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910742964.6A CN110504163B (zh) 2019-08-13 2019-08-13 侧墙结构的制造方法、侧墙结构及半导体器件

Publications (2)

Publication Number Publication Date
CN110504163A CN110504163A (zh) 2019-11-26
CN110504163B true CN110504163B (zh) 2021-10-15

Family

ID=68588107

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910742964.6A Active CN110504163B (zh) 2019-08-13 2019-08-13 侧墙结构的制造方法、侧墙结构及半导体器件

Country Status (1)

Country Link
CN (1) CN110504163B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566183B1 (en) * 2001-12-12 2003-05-20 Steven A. Chen Method of making a transistor, in particular spacers of the transistor
CN102024704A (zh) * 2009-09-17 2011-04-20 中芯国际集成电路制造(上海)有限公司 制造金属氧化物半导体场效应晶体管的方法
CN103178009A (zh) * 2011-12-22 2013-06-26 南亚科技股份有限公司 存储器装置的侧壁间隔物的制造方法及半导体装置
CN105575815A (zh) * 2014-11-05 2016-05-11 上海华力微电子有限公司 半导体器件的形成方法
CN110010608A (zh) * 2017-11-30 2019-07-12 台湾积体电路制造股份有限公司 存储器件及其形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566183B1 (en) * 2001-12-12 2003-05-20 Steven A. Chen Method of making a transistor, in particular spacers of the transistor
CN102024704A (zh) * 2009-09-17 2011-04-20 中芯国际集成电路制造(上海)有限公司 制造金属氧化物半导体场效应晶体管的方法
CN103178009A (zh) * 2011-12-22 2013-06-26 南亚科技股份有限公司 存储器装置的侧壁间隔物的制造方法及半导体装置
CN105575815A (zh) * 2014-11-05 2016-05-11 上海华力微电子有限公司 半导体器件的形成方法
CN110010608A (zh) * 2017-11-30 2019-07-12 台湾积体电路制造股份有限公司 存储器件及其形成方法

Also Published As

Publication number Publication date
CN110504163A (zh) 2019-11-26

Similar Documents

Publication Publication Date Title
US7517766B2 (en) Method of removing a spacer, method of manufacturing a metal-oxide-semiconductor transistor device, and metal-oxide-semiconductor transistor device
US9129986B2 (en) Spacer chamfering for a replacement metal gate device
US8936986B2 (en) Methods of forming finfet devices with a shared gate structure
US7419867B2 (en) CMOS gate structure comprising predoped semiconductor gate material with improved uniformity of dopant distribution and method of forming the structure
JP4395871B2 (ja) 周辺領域のｍｏｓｆｅｔ素子の製造方法
US20190237463A1 (en) Fin-fet devices
US10177246B2 (en) Semiconductor structure and fabrication method thereof
US8470707B2 (en) Silicide method
US20090096023A1 (en) Method for manufacturing semiconductor device
CN110504163B (zh) 侧墙结构的制造方法、侧墙结构及半导体器件
CN107579108B (zh) 半导体结构的形成方法
US20060128106A1 (en) Transistor and method for manufacturing thereof
US11569131B2 (en) Semiconductor device and fabrication method thereof
US7157343B2 (en) Method for fabricating semiconductor device
US10679905B2 (en) Semiconductor structures and fabrication methods thereof
US10692731B2 (en) Semiconductor structure and fabrication method with precise patterning thereof
CN112366179A (zh) 半导体器件结构和制备方法
CN108155100B (zh) 半导体器件的形成方法
KR100672739B1 (ko) 반도체 소자의 게이트 형성 방법
US11482603B2 (en) Semiconductor device and fabrication method thereof
US7126189B2 (en) Method for fabricating semiconductor device
US7186603B2 (en) Method of forming notched gate structure
KR101037689B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR100973091B1 (ko) Ｍｏｓ 트랜지스터 제조 방법
KR100639022B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant