CN102024704A - 制造金属氧化物半导体场效应晶体管的方法 - Google Patents
制造金属氧化物半导体场效应晶体管的方法 Download PDFInfo
- Publication number
- CN102024704A CN102024704A CN2009101958661A CN200910195866A CN102024704A CN 102024704 A CN102024704 A CN 102024704A CN 2009101958661 A CN2009101958661 A CN 2009101958661A CN 200910195866 A CN200910195866 A CN 200910195866A CN 102024704 A CN102024704 A CN 102024704A
- Authority
- CN
- China
- Prior art keywords
- polysilicon gate
- wafer
- carried out
- side wall
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一制造金属氧化物半导体场效应晶体管的方法，在晶圆的硅基底上表面堆叠多晶硅栅极结构；在所述多晶硅栅极的两侧构造偏置侧墙；在所述多晶硅栅极两侧的偏置侧墙底部的硅基底区域进行轻掺杂注入；对晶圆进行第一快速热处理；在多晶硅栅极侧壁上的偏置侧墙的外侧构造侧墙；在多晶硅栅极两侧分布的侧墙底部的硅基底区域进行大剂量离子注入，分别形成源极和漏极；对晶圆进行第二快速热处理过程；在晶圆表面沉积硅化物阻挡层，并对硅化物阻挡层进行蚀刻。本发明方案可以提高小尺寸金属氧化物半导体场效应晶体管的性能。
Description
技术领域
本发明涉及半导体集成电路制造技术领域，特别涉及制造金属氧化物半导体场效应晶体管的方法。
背景技术
金属氧化物半导体(Metal Oxide Semiconductor，MOS)场效应晶体管可分为N沟道硅MOS场效应(NMOS)晶体管与P沟道硅MOS场效应(PMOS)晶体管两大类，PMOS晶体管在N型硅衬底上有两个P+区，分别叫做源极和漏极，两极之间不通导。
如图1所示为PMOS晶体管的结构示意图。用较低浓度的VA族离子注入硅基底101，形成掺杂浓度较低的N型阱102。在N型阱102上制作出两个氟化硼轻掺杂注入区104和110，以及两个高掺杂浓度区103和109，分别作漏极区(drain，简写为d)和源极区(source，简写为s)。源极区和漏极区之间的硅基底上表面覆盖栅极氧化物层105，栅极氧化物层105之上是多晶硅栅极108，多晶硅栅极108的两侧是偏置侧墙106和侧墙107。而PMOS管最外层的水平表面上均覆盖硅化物阻挡层111。PMOS管与其他MOS管之间用浅沟道隔离槽(STI)112隔开。
图2示出了现有技术中构造PMOS管的工艺流程，包括如下步骤：
步骤201：在硅基底上表面沉积栅极氧化物层以及多晶硅层。
步骤202：在多晶硅层上面涂布光刻胶，对所述光刻胶进行曝光并显影，将基板上的图形转印到所述光刻胶上，以剩余的光刻胶为掩膜对所述多晶硅层进行蚀刻，未被蚀刻掉的多晶硅形成多晶硅栅极。多晶硅栅极的宽度约为65纳米。
步骤203：用热氧化生长的方法在硅基底上表面形成一层氧化层。为与后续步骤中的氧化硅层相区别，该氧化层称为第一氧化硅层。
步骤204：在所述氧化层的上面再淀积一层氮化硅层。所述第一氮化硅层是连续分布的，既覆盖在多晶硅栅极的顶部，也覆盖在多晶硅栅极的侧壁上，还覆盖多晶硅栅极以外的硅基底表面。为与后续步骤的氮化硅层相区别，该氮化硅层称为第一氮化硅层。
步骤205：对所述第一氮化硅层进行蚀刻，使覆盖在多晶硅栅极顶部以及硅基底表面的水平分布的氮化硅薄膜通过蚀刻反应消耗掉，在多晶硅栅极侧壁上覆盖的氮化硅层残留下来，成为偏置侧墙结构。多晶硅栅极与偏置侧墙的总宽度范围在70纳米至100纳米。
步骤206：在多晶硅栅极两侧的偏置侧墙底部的硅基底区域进行轻掺杂(LDD)注入，注入氟化硼剂量1x1014～3x1015/cm2。
步骤207：对晶圆进行第一快速热处理过程：以升温速率为180摄氏度/秒至250摄氏度/秒对晶圆进行热处理，将晶圆的温度从初始温度升温到峰值温度，再用相同的速率对晶圆降温。所述初始温度的范围是400℃～650℃，峰值温度的范围900℃～1100℃。
步骤208：在晶圆表面依次淀积第二氧化硅层以及第二氮化硅层。所述第二氧化硅层以及第二氮化硅层是连续分布的，既覆盖在多晶硅栅极的顶部，也覆盖在多晶硅栅极的侧壁上，还覆盖在多晶硅栅极以外的硅基底表面。
步骤209：对所述第二氮化硅层以及第二氧化硅层进行蚀刻，使覆盖在多晶硅栅极顶部以及硅基底表面的水平分布的第二氮化硅层以及第二氧化硅层薄膜通过蚀刻反应消耗掉，在多晶硅栅极侧壁上覆盖的第二氮化硅层和第二氧化硅层残留下来，成为侧墙结构。
步骤210：在多晶硅栅极两侧分布的侧墙底部的硅基底区域进行大剂量离子注入，分别形成源极和漏极。
该大剂量离子注入分两步进行，首先注入的是硼离子，能量4千电子伏(keV)～7KeV，剂量1x1013～1x1014/cm2，接着注入氟化硼，能量为4keV～12KeV，剂量为1x1015～1x1016/cm2。
步骤211：在晶圆表面沉积第三氧化硅层作为硅化物阻挡层。
步骤212：对晶圆进行第二快速热处理过程：以升温速率为180摄氏度/秒至250摄氏度/秒对晶圆进行热处理，将晶圆的温度从初始温度升温到峰值温度，再用相同的速率对晶圆降温。所述初始温度的范围是400℃～650℃，峰值温度的范围900℃～1100℃。
步骤213：对硅化物阻挡层进行蚀刻。
随着工艺的发展，MOS管的关键尺寸(CD)不断减小，饱和电流也随之减小。当MOS管的宽度(Width，简写为W)小于10微米(μm)时，则称之为小尺寸MOS管。图3示出了当栅极长度(L)保持为0.06微米(μm)时，MOS管饱和电流与MOS管栅极宽度(W)的关系曲线，其中横坐标为栅极宽度，单位为微米，纵坐标为饱和电流(Idsat)，单位为微安(μA)。其中曲线301为目标值，曲线302为实际测量的饱和电流。可以看出，在栅极宽度较小的情况下，实际测量得到的MOS管饱和电流均小于目标值，这被称为小尺寸MOS管性能退化问题，这样就在性能上对MOS管尺寸的进一步减小造成了限制。换句话说，为了MOS管仍然保持较好的性能，则MOS管的尺寸不能太小，而半导体集成电路尺寸减小是技术进步的总趋势，如此一来就造成了MOS管尺寸和半导体集成电路尺寸之间的矛盾。
发明内容
有鉴于此，本发明的目的在于，提出一种制造金属氧化物半导体场效应晶体管的方法，可以提高小尺寸MOS管的性能。
本发明实施例提出了一种制造金属氧化物半导体场效应晶体管的方法，包括如下步骤：
在晶圆的硅基底上表面堆叠多晶硅栅极结构；
在所述多晶硅栅极的两侧构造偏置侧墙；
在所述多晶硅栅极两侧的偏置侧墙底部的硅基底区域进行轻掺杂注入；
对晶圆进行第一快速热处理；
在多晶硅栅极侧壁上的偏置侧墙的外侧构造侧墙；
在多晶硅栅极两侧分布的侧墙底部的硅基底区域进行大剂量离子注入，分别形成源极和漏极；
对晶圆进行第二快速热处理过程；
在晶圆表面沉积硅化物阻挡层，并对硅化物阻挡层进行蚀刻。
较佳地，所述在晶圆的硅基底上表面堆叠多晶硅栅极结构的步骤包括：
在硅基底上表面沉积栅极氧化物层以及多晶硅层；
在多晶硅层上面涂布光刻胶，对所述光刻胶进行曝光并显影，将基板上的图形转印到所述光刻胶上，以剩余的光刻胶为掩膜对所述多晶硅层进行蚀刻，未被蚀刻掉的多晶硅形成多晶硅栅极。
其中，所述多晶硅栅极的宽度范围为65纳米至75纳米。
所述在所述多晶硅栅极的两侧构造偏置侧墙的步骤包括：
用热氧化生长的方法在硅基底上表面形成第一氧化层；
在所述氧化层的上面淀积第一氮化硅层；
对所述第一氮化硅层进行蚀刻，使覆盖在多晶硅栅极顶部以及硅基底表面的水平分布的氮化硅薄膜通过蚀刻反应消耗掉，在多晶硅栅极侧壁上覆盖的氮化硅层残留下来，成为偏置侧墙结构。
较佳地，所述多晶硅栅极与偏置侧墙的总宽度为70纳米至100纳米。
所述对晶圆进行第一快速热处理和/或对晶圆进行第二快速热处理过程中，升温速率和降温速率为50摄氏度/秒至100摄氏度/秒。
所述对晶圆进行第一快速热处理和/或对晶圆进行第二快速热处理过程中，初始温度的范围是400℃至650℃，峰值温度的范围900℃至1100℃。
所述在所述多晶硅栅极两侧的偏置侧墙底部的硅基底区域进行轻掺杂注入的步骤中，注入氟化硼剂量1×1014/cm2至3×1015/cm2。
从以上技术方案可以看出，通过对制造PMOS管的流程进行调整优化，可以有效提升小尺寸PMOS管的饱和电流，从而改善其性能。
其中，将高浓度掺杂热处理过程放在硅化物阻挡层沉积过程之前，这样作的目的是减少源极/漏极注入的杂质向外扩散，从而降低等效的栅氧电学厚度，提高器件的性能。通过减小氮化硅沉积形成的偏置侧墙的关键尺寸，可以增加栅极与源漏极的交叠电容，从而提高器件的性能；在轻掺杂后的热处理和高浓度掺杂后的热处理过程中，使用更低的升温速率，这样可以一方面改善器件的均匀性，另一方面热处理预算增加，提高的浅结隔离区对有源区的压应力。以上所列举的各个优化措施可以单独使用，也可以将上述措施结合起来使用。
附图说明
图1为PMOS晶体管的结构示意图；
图2为现有技术中构造PMOS管的工艺流程图；
图3为当栅极长度(L)保持为0.06微米(μm)时，PMOS管饱和电流与PMOS管栅极宽度(W)的关系曲线；
图4为本发明实施例的制造PMOS管的流程图。
具体实施方式
发明人通过实验发现，采用如下处理手段可以改善小尺寸PMOS管的性能：
1、减小氮化硅沉积形成的偏置侧墙的关键尺寸。这样作的效果是增加栅极与源漏极的交叠电容，从而提高器件的性能。
2、增大多晶硅的关键尺寸，以补偿偏置栅极减小的影响。
3、p型轻掺杂(Light Doped Drain，LDD)后的热处理以及p型高浓度掺杂后的热处理过程中，使用更低的升温速率。这样可以一方面改善器件的均匀性，另一方面热处理预算增加，提高的浅结隔离区对有源区的压应力，从而提高了小尺寸P型器件的性能。
例如：初始为500摄氏度，峰值温度为1000摄氏度，现有技术的升温速率为180摄氏度/秒至250摄氏度/秒，本发明推荐的升温速率为50摄氏度/秒至100摄氏度/秒。
4、将p型高浓度掺杂热处理过程放在硅化物阻挡层沉积过程之前。这样作的目的是减少源极/漏极注入的P型杂质向外扩散，从而降低等效的栅氧电学厚度，提高器件的性能。
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细阐述。
图4示出了本发明实施例的制造PMOS管的流程，包括如下步骤：
步骤401：在硅基底上表面堆叠多晶硅栅极结构。具体做法如下：
在硅基底上表面沉积栅极氧化物层以及多晶硅层；
在多晶硅层上面涂布光刻胶，对所述光刻胶进行曝光并显影，将基板上的图形转印到所述光刻胶上，以剩余的光刻胶为掩膜对所述多晶硅层进行蚀刻，未被蚀刻掉的多晶硅形成多晶硅栅极。该多晶硅栅极的宽度可以比现有技术的65纳米更大些，例如可以是为65纳米至75纳米之间的某一个值。
步骤402：用热氧化生长的方法在硅基底上表面形成一层氧化层。为与后续步骤中的氧化硅层相区别，该氧化层称为第一氧化硅层。
步骤403：在所述氧化层的上面再淀积一层氮化硅层。所述第一氮化硅层是连续分布的，既覆盖在多晶硅栅极的顶部，也覆盖在多晶硅栅极的侧壁上，还覆盖在多晶硅栅极以外的硅基底表面。为与后续步骤的氮化硅层相区别，该氮化硅层称为第一氮化硅层。
步骤404：对所述第一氮化硅层进行蚀刻，使覆盖在多晶硅栅极顶部以及硅基底表面的水平分布的氮化硅薄膜通过蚀刻反应消耗掉，在多晶硅栅极侧壁上覆盖的氮化硅层残留下来，成为偏置侧墙结构。本发明实施例中，多晶硅栅极与偏置侧墙的总宽度范围基本与现有技术保持不变，仍然为70纳米至100纳米。只是其中偏置侧墙所占的比例比现有技术偏小。
以上步骤402至404可以称为偏置侧墙的构造过程。
步骤405：在多晶硅栅极两侧的偏置侧墙底部的硅基底区域进行轻掺杂(LDD)注入，注入氟化硼剂量1×1014/cm2至3×1015/cm2。
步骤406：对晶圆进行第一快速热处理：以升温速率为50摄氏度/秒至100摄氏度/秒对晶圆进行热处理，将晶圆的温度从初始温度升温到峰值温度，再用相同的速率对晶圆降温。所述初始温度的范围是400℃～650℃，峰值温度的范围900℃～1100℃。该升温速率和降温速率要显著低于现有技术中的升温速率和降温速率。
步骤407：在晶圆表面依次淀积第二氧化硅层以及第二氮化硅层。所述第二氧化硅层以及第二氮化硅层是连续分布的，既覆盖在多晶硅栅极的顶部，也覆盖在多晶硅栅极的侧壁上，还覆盖在多晶硅栅极以外的硅基底表面。
步骤408：对所述第二氮化硅层以及第二氧化硅层进行蚀刻，使覆盖在多晶硅栅极顶部以及硅基底表面水平分布的第二氮化硅层以及第二氧化硅层薄膜通过蚀刻反应消耗掉，在多晶硅栅极侧壁上覆盖的第二氮化硅层和第二氧化硅层残留下来，成为侧墙结构。
以上步骤407至408可以称为：在多晶硅栅极侧壁上的偏置侧墙的外侧构造侧墙。
步骤409：在多晶硅栅极两侧分布的侧墙底部的硅基底区域进行大剂量离子注入，分别形成源极和漏极。
该大剂量离子注入分两步进行，首先注入的是硼离子，推荐的注入参数为：能量4keV～7KeV，剂量1×1013～1×1014/cm2；接着注入氟化硼，推荐的注入参数为：能量为4keV～12KeV，剂量为1×1015～1×1016/cm2。
步骤410：对晶圆进行第二快速热处理过程：以升温速率为50摄氏度/秒至100摄氏度/秒对晶圆进行热处理，将晶圆的温度从初始温度升温到峰值温度，再用相同的速率对晶圆降温。所述初始温度的范围是400℃～650℃，峰值温度的范围900℃～1100℃。该升温速率和降温速率要显著低于现有技术中的升温速率和降温速率。
步骤411：在晶圆表面沉积第三氧化硅层作为硅化物阻挡层。
步骤412：对硅化物阻挡层进行蚀刻。
本发明方案通过对制造PMOS管的流程进行调整优化，可以有效提升小尺寸PMOS管的饱和电流，从而改善其性能。
其中，通过减小氮化硅沉积形成的偏置侧墙的关键尺寸，可以增加栅极与源漏极的交叠电容，从而提高器件的性能；在p型轻掺杂后的热处理和p型高浓度掺杂后的热处理过程中，使用更低的升温速率，这样可以一方面改善器件的均匀性，另一方面热处理预算增加，提高的浅结隔离区对有源区的压应力；将p型高浓度掺杂热处理过程放在硅化物阻挡层沉积过程之前。这样作的目的是减少源极/漏极注入的P型杂质向外扩散，从而降低等效的栅氧电学厚度，提高器件的性能。以上所列举的各个优化措施可以单独使用，也可以将上述措施结合起来使用。
以上实施例以PMOS管的制造过程为例进行说明。由于NMOS管的结构与PMOS管结构是类似的，只是其中的P型区和N型区恰好相反，本发明方案同样可以应用于NMOS管的制造过程，只是其中的离子注入过程中，将阳离子替换为阴离子，将阴离子替换为阳离子即可。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种制造金属氧化物半导体场效应晶体管的方法，包括如下步骤：
在晶圆的硅基底上表面堆叠多晶硅栅极结构；
在所述多晶硅栅极的两侧构造偏置侧墙；
在所述多晶硅栅极两侧的偏置侧墙底部的硅基底区域进行轻掺杂注入；
对晶圆进行第一快速热处理；
在多晶硅栅极侧壁上的偏置侧墙的外侧构造侧墙；
在多晶硅栅极两侧分布的侧墙底部的硅基底区域进行大剂量离子注入，分别形成源极和漏极；
对晶圆进行第二快速热处理过程；
在晶圆表面沉积硅化物阻挡层，并对硅化物阻挡层进行蚀刻。
2.根据权利要求1所述的方法，其特征在于，所述在晶圆的硅基底上表面堆叠多晶硅栅极结构的步骤包括：
在硅基底上表面沉积栅极氧化物层以及多晶硅层；
在多晶硅层上面涂布光刻胶，对所述光刻胶进行曝光并显影，将基板上的图形转印到所述光刻胶上，以剩余的光刻胶为掩膜对所述多晶硅层进行蚀刻，未被蚀刻掉的多晶硅形成多晶硅栅极。
3.根据权利要求2所述的方法，其特征在于，所述多晶硅栅极的宽度范围为65纳米至75纳米。
4.根据权利要求1至3任一项所述的方法，其特征在于，所述在所述多晶硅栅极的两侧构造偏置侧墙的步骤包括：
用热氧化生长的方法在硅基底上表面形成第一氧化层；
在所述氧化层的上面淀积第一氮化硅层；
对所述第一氮化硅层进行蚀刻，使覆盖在多晶硅栅极顶部以及硅基底表面的水平分布的氮化硅薄膜通过蚀刻反应消耗掉，在多晶硅栅极侧壁上覆盖的氮化硅层残留下来，成为偏置侧墙结构。
5.根据权利要求4所述的方法，其特征在于，所述多晶硅栅极与偏置侧墙的总宽度为70纳米至100纳米。
6.根据权利要求1所述的方法，其特征在于，所述对晶圆进行第一快速热处理和/或对晶圆进行第二快速热处理过程中，升温速率和降温速率为50摄氏度/秒至100摄氏度/秒。
7.根据权利要求6所述的方法，其特征在于，所述对晶圆进行第一快速热处理和/或对晶圆进行第二快速热处理过程中，初始温度的范围是400℃至650℃，峰值温度的范围900℃至1100℃。
8.根据权利要求1至3、6、7任一项所述的方法，其特征在于，所述在所述多晶硅栅极两侧的偏置侧墙底部的硅基底区域进行轻掺杂注入的步骤中，注入氟化硼剂量1×1014/cm2至3×1015/cm2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101958661A CN102024704A (zh) | 2009-09-17 | 2009-09-17 | 制造金属氧化物半导体场效应晶体管的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101958661A CN102024704A (zh) | 2009-09-17 | 2009-09-17 | 制造金属氧化物半导体场效应晶体管的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102024704A true CN102024704A (zh) | 2011-04-20 |
Family
ID=43865853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101958661A Pending CN102024704A (zh) | 2009-09-17 | 2009-09-17 | 制造金属氧化物半导体场效应晶体管的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102024704A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108269739A (zh) * | 2016-12-30 | 2018-07-10 | 无锡华润上华科技有限公司 | 多晶硅栅极的形成方法 |
| CN110504163A (zh) * | 2019-08-13 | 2019-11-26 | 上海华力集成电路制造有限公司 | 侧墙结构的制造方法、侧墙结构及半导体器件 |
-
2009
- 2009-09-17 CN CN2009101958661A patent/CN102024704A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108269739A (zh) * | 2016-12-30 | 2018-07-10 | 无锡华润上华科技有限公司 | 多晶硅栅极的形成方法 |
| CN110504163A (zh) * | 2019-08-13 | 2019-11-26 | 上海华力集成电路制造有限公司 | 侧墙结构的制造方法、侧墙结构及半导体器件 |
| CN110504163B (zh) * | 2019-08-13 | 2021-10-15 | 上海华力集成电路制造有限公司 | 侧墙结构的制造方法、侧墙结构及半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103545213B (zh) | 半导体器件及其制造方法 | |
| US20210234003A1 (en) | Method of dopant deactivation underneath gate | |
| CN103426769B (zh) | 半导体器件制造方法 | |
| CN105702582A (zh) | 晶体管的形成方法 | |
| US20120267724A1 (en) | Mos semiconductor device and methods for its fabrication | |
| US20160035832A1 (en) | Transistor design | |
| CN110047754A (zh) | 半导体器件及其制造方法 | |
| US9362357B2 (en) | Blanket EPI super steep retrograde well formation without Si recess | |
| US20150102417A1 (en) | Double trench well formation in sram cells | |
| CN101281870A (zh) | 半导体器件的制造方法 | |
| CN101661889B (zh) | 一种部分耗尽的绝缘层上硅mos晶体管的制作方法 | |
| US6261885B1 (en) | Method for forming integrated circuit gate conductors from dual layers of polysilicon | |
| US9362399B2 (en) | Well implant through dummy gate oxide in gate-last process | |
| CN102024704A (zh) | 制造金属氧化物半导体场效应晶体管的方法 | |
| CN101572235B (zh) | N型轻掺杂区域的形成方法及半导体器件的制造方法 | |
| CN102097376B (zh) | 半导体器件的制作方法 | |
| CN102420143A (zh) | 一种改善后栅极工艺高k栅电介质nmos hci方法 | |
| CN106548943A (zh) | 晶体管及其形成方法 | |
| KR20100020688A (ko) | Ｌｄｍｏｓ 반도체 소자와 그 제조 방법 | |
| KR100586554B1 (ko) | 반도체 소자의 게이트 전극 제조 방법 | |
| CN103165453A (zh) | 高介电金属栅mos及其制造方法 | |
| US7649226B2 (en) | Source and drain structures and manufacturing methods | |
| CN101577230B (zh) | 半导体器件的制造方法 | |
| CN104752220B (zh) | 半导体器件及其制作方法 | |
| TW442919B (en) | Method to form source/drain extension junction by using borosilicate glass in manufacturing CMOS transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20110420 |