CN105702582A - 晶体管的形成方法 - Google Patents
晶体管的形成方法 Download PDFInfo
- Publication number
- CN105702582A CN105702582A CN201410707559.8A CN201410707559A CN105702582A CN 105702582 A CN105702582 A CN 105702582A CN 201410707559 A CN201410707559 A CN 201410707559A CN 105702582 A CN105702582 A CN 105702582A
- Authority
- CN
- China
- Prior art keywords
- ion
- halo
- ion implanting
- transistor
- injection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
一种晶体管的形成方法，包括：提供半导体衬底；在半导体衬底上形成栅极结构；对栅极结构两侧的半导体衬底内进行第一晕环离子注入；对栅极结构两侧的半导体衬底内进行轻掺杂离子注入；在栅极结构侧壁表面形成第一侧墙后，对栅极结构和第一侧墙两侧的半导体衬底内进行第二晕环离子注入；在所述第一晕环离子注入、轻掺杂离子注入以及第二晕环离子注入之后，在所述第一侧墙表面形成第二侧墙，然后对所述栅极结构、第一侧墙和第二侧墙两侧的半导体衬底进行重掺杂离子注入，形成源漏区。所述方法可以提高形成的晶体管的性能。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种晶体管的形成方法。
背景技术
晶体管是半导体制造中的最基本元件，其广泛适用于各种集成电路中。晶体管一般为对称结构，主要包括：位于半导体衬底表面的栅极结构、位于栅极结构两侧的半导体衬底内的源极和漏极。其中源极和漏极是通过高掺杂形成的，根据器件类型不同，可分为N型掺杂和P型掺杂。
当常规的MOS场效应管的结构也已经无法满足对器件性能的需求，鳍式场效应晶体管(FinFET)作为一种多栅器件具有较高的集成度，对短沟道效应有较高的控制，能得到了广泛的关注。
随着半导体技术的不断发展，集成电路集成化程度越来越高，集成电路内部的电路密度越来越大，所包含的元件数量也越来越多，半导体元件的尺寸也随之减小。然而器件尺寸的不断减小会导致器件的性能也受到很大的影响。随着沟道的长度缩小到一定程度，平面晶体管和鳍式场效应晶体管都会表现出短沟道效应，对晶体管的性能造成不良的影响。
现有技术形成的晶体管的性能有待进一步的提高。
发明内容
本发明解决的问题是提供一种晶体管及其形成方法，提高晶体管的性能。
为解决上述问题，本发明提供一种晶体管的形成方法，包括：提供半导体衬底；在半导体衬底上形成栅极结构；对栅极结构两侧的半导体衬底内进行第一晕环离子注入；对栅极结构两侧的半导体衬底内进行轻掺杂离子注入；在栅极结构侧壁表面形成第一侧墙后，对栅极结构和第一侧墙两侧的半导体衬底内进行第二晕环离子注入；在所述第一晕环离子注入、轻掺杂离子注入以及第二晕环离子注入之后，在所述第一侧墙表面形成第二侧墙，然后对所述栅极结构、第一侧墙和第二侧墙两侧的半导体衬底进行重掺杂离子注入，形成源漏区。
可选的，所述第一晕环离子注入和第二晕环离子注入的离子类型与待形成的晶体管的类型相反。
可选的，待形成晶体管为N型晶体管，所述第一晕环离子注入的离子包括B、BF2或In中的一种或几种，注入剂量为5E12atom/cm2～5E13atom/cm2，注入能量为4KeV～20KeV,注入角度为0°～35°，注入深度为20nm～50nm。
可选的，待形成晶体管为P型晶体管，所述第一晕环离子注入的离子包括As、P或Sb中的一种或几种，注入剂量为5E12atom/cm2～5E13atom/cm2，注入能量为10KeV～60KeV，注入角度为0°～35°，注入深度为20nm～50nm。
可选的，所述第一晕环离子注入的离子还包括C或N中的一种或两种，注入剂量为5E13atom/cm2～5E14atom/cm2，能量为4KeV～20KeV，注入角度为0°～35°，注入深度为20nm～50nm。
可选的，待形成晶体管为N型晶体管，所述第二晕环离子注入的离子包括B、BF2或In中的一种或几种，注入剂量为5E12atom/cm2～5E13atom/cm2，注入能量为8KeV～40KeV，注入角度为20°～45°，注入深度为30nm～100nm。
可选的，待形成晶体管为P型晶体管，所述第二晕环离子注入的离子包括As、P或Sb中的一种或几种，注入剂量为5E12atom/cm2～5E13atom/cm2，注入能量为20KeV～100KeV，注入角度为20°～45°，注入深度为30nm～100nm。
可选的，所述第二晕环离子注入的离子还包括C或N中的一种或两种，注入剂量为5E13atom/cm2～5E14atom/cm2，能量为8KeV～40KeV，注入角度为20°～45°，注入深度为30nm～100nm。
可选的，所述第二晕环离子注入的注入深度大于第一晕环离子注入的注入深度。
可选的，所述第一晕环离子注入在轻掺杂离子注入之前或之后进行。
可选的，所述第二晕环离子注入在第一晕环离子注入和轻掺杂离子注入之前进行。
可选的，所述第二晕环离子注入在第一晕环离子注入或轻掺杂离子注入之前进行。
可选的，在进行所述第二晕环离子注入之后，去除所述第一侧墙，然后在对栅极结构两侧的半导体衬底进行第一晕环离子注入和轻掺杂离子注入。
可选的，在进行所述第二晕环离子注入之后，去除所述第一侧墙，然后在对栅极结构两侧的半导体衬底进行第一晕环离子注入或轻掺杂离子注入。
可选的，在栅极结构侧壁表面形成第一侧墙之后，先进行轻掺杂离子注入，然后再进行第二晕环离子注入。
可选的，所述半导体衬底包括基底和位于基底表面的鳍部，还包括：在基底表面形成隔离结构，所述隔离结构的表面低于所述鳍部表面；所述栅极结构横跨所述鳍部，覆盖鳍部的顶部和侧壁；对所述栅极结构两侧的鳍部进行所述第一晕环离子注入、轻掺杂离子注入、第二晕环离子注入和重掺杂离子注入。
可选的，还包括在所述第一晕环离子注入、轻掺杂离子注入、第二晕环离子注入和重掺杂离子注入完成之后，进行退火处理。
可选的，在进行所述轻掺杂离子注入和重掺杂离子注入之后，分别进行退火处理。
可选的，所述退火处理为快速热退火或尖峰退火工艺，所述退火温度为950℃～1100℃，时间为10s～30s。
可选的，还包括在进行所述轻掺杂离子注入之前，对所述栅极结构两侧的半导体衬底进行非晶化注入，所述非晶化注入的掺杂离子为Ge，剂量为5E14atom/cm2～5E15atom/cm2，能量为10KeV～40KeV，注入角度为0°～10°，深度为10nm～30nm。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案中，在半导体衬底上形成栅极结构之后，对栅极结构两侧的半导体衬底分别进行第一晕环离子注入、轻掺杂离子注入、第二晕环离子注入和重掺杂离子注入。所述第一晕环离子注入用于抑制轻掺杂离子注入的离子扩散导致的漏电流和源漏穿通问题，所述第二晕环离子注入用于抑制重掺杂离子注入的离子扩散所导致的漏电流和源漏穿通问题，可以分别对第一晕环离子注入以及第二晕环离子注入的参数进行单独调整，使得所述轻掺杂离子注入以及重掺杂离子注入导致的源漏穿通和漏电流问题都能够得到提高。
进一步，所述第一晕环离子注入和第二晕环离子注入的掺杂离子中还包括C或N中的一种或两种，所述C或N离子能够抑制掺杂离子的扩散，并且可以提高形成的第一晕环区和第二晕环区的击穿电压，从而提高晶体管的横向击穿电压。
进一步，所述第二晕环离子注入的注入深度大于第一晕环离子注入的注入深度，使得后续进行重掺杂离子注入之后形成的源漏区与沟道区域之间具有部分第二晕环区，从而使得所述第二晕环区能够抑制源漏区内的掺杂离子向沟道区域发生横向扩散，进而抑制由所述源漏区导致的源漏穿通及漏电流问题。
进一步，在进行所述轻掺杂离子注入之前，对所述栅极结构两侧的半导体衬底进行非晶化注入。采用非晶化注入使得在所述鳍部表面形成非晶层，然后再进行轻掺杂离子注入。所述非晶层能够避免在轻掺杂离子注入过程中发生沟道效应，能够较好的控制所述轻掺杂离子注入的深度。
附图说明
图1至图8是本发明的实施例的晶体管的形成过程的结构示意图。
具体实施方式
如背景技术中所述，现有技术形成的晶体管的性能有待进一步的提高。
目前，现有技术在形成晶体管的过程中，在进行源漏区的重掺杂离子注入之前，通常会在源漏区进行轻掺杂离子注入，以改善热载流子效应，并提高击穿电压；还会对源漏区进行晕环离子注入，以抑制短沟道效应和漏致势垒下降效应，所述晕环离子注入在轻掺杂注入区、源漏注入区与沟道区域之间形成与掺杂区、源漏重掺杂区掺杂类型相反的晕环注入区，以在轻掺杂注入区、源漏重掺杂区与沟道区域之间形成浅结，抑制对轻掺杂注入区和源漏重掺杂区内的掺杂离子向沟道区域扩散，避免发生漏电。
由于所述晕环注入区要同时抑制轻掺杂注入区和源漏重掺杂区内的掺杂离子向沟道区域扩散，但是由于轻掺杂注入区和源漏重掺杂区的掺杂浓度和深度等参数均不同，所述晕环注入区对两者所起到的抑制效果不同，经常需要对晕环注入的参数进行调整，但是，晕环注入参数的调整同时受到轻掺杂注入区和源漏重掺杂区的影响，所以，调整难度较大。现有通常会将晕环注入区面积增大以同时对轻掺杂区和源漏区起到抑制作用，但是，随着晶体管尺寸缩小，所述圆环注入区的面积也受到限制，而增大晕环注入的剂量又会导致大量的注入损伤或电子转移(TED)能力减弱，影响晶体管的性能。
本发明的实施例中，将晕环离子注入分成两个步骤进行，分别针对轻掺杂注入区和源漏重掺杂注入区进行第一晕环离子注入和第二晕环离子注入，从而可以分别调整所述第一晕环离子注入和第二晕环离子注入的参数，以对轻掺杂注入区和源漏重掺杂区引起的漏电流进行单独调整。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图1和图2，提供半导体衬底。所述图2为图1沿割线AA’的剖面示意图。
所述半导体衬底可以为硅衬底、硅锗衬底、绝缘体上硅衬底其中的一种。在本实施例中，所述半导体衬底为硅衬底。本领域的技术人员可以根据待形成的半导体器件选择所述半导体衬底的类型，因此所述半导体衬底的类型不应过分限制本发明的保护范围。
本实施例中，所述半导体衬底包括基底100和位于所述基底100上的鳍部101，所述半导体衬底用于形成鳍式场效应晶体管。形成所述鳍部101的方法包括：提供基底100，所述基底100为单晶半导体衬底；刻蚀所述基底100形成凸起的鳍部101。
形成所述鳍部101之后，在所述基底100表面形成隔离结构200，所述隔离结构200的表面低于鳍部101的表面。所述隔离结构200的材料为氧化硅、氮化硅、碳氧化硅等绝缘介质材料，所述隔离结构200作为相邻鳍部101之间的隔离结构，以及后续形成的栅极结构与基底100之间的隔离结构。
形成所述隔离结构200的方法包括：在基底100和鳍部101表面形成隔离材料层，对所述隔离材料层进行平坦化，使所述隔离材料层的表面与鳍部101的顶部表面齐平，对所述隔离材料层进行回刻蚀，形成隔离结构200，使所述隔离结构200的表面低于鳍部101的顶部表面。
在本发明的其他实施例中，所述半导体衬底可以是平面衬底，用于形成平面晶体管，可以在所述半导体衬底内形成隔离结构，所述隔离结构的表面与半导体衬底表面齐平。所述隔离结构可以是浅沟槽隔离结构。
请参考图3和图4，在半导体衬底上形成栅极结构300，所述栅极结构300包括栅介质层301和位于所述栅介质层301表面的栅极302。
本实施例中，所述栅极结构300部分位于隔离结构200表面，横跨所述鳍部101，覆盖鳍部101的顶部和侧壁。所述栅极302的材料可以是铝、钨、钛、氮化钛、钽或碳化钽等栅极金属材料，所述栅介质层301的材料可以是氧化铪、氧化锆、氧化铝、硅氧化铪或硅氧化锆等高K介质材料。所述栅极结构300作为最终形成的鳍式场效应晶体管的栅极结构。
本发明的其他实施例中，所述栅极结构300可以为伪栅结构。所述栅极结构300包括伪栅介质层301和位于所述伪栅介质层301表面的伪栅极302。所述伪栅介质层301的材料为氧化硅，所述伪栅极302的材料为多晶硅，后续采用后栅工艺，形成金属栅极结构以取代所述栅极结构300。
具体的，所述栅极结构300的形成方法包括：在所述隔离结构200表面形成栅介质材料层，所述栅介质材料层覆盖所述隔离结构200和鳍部101，在所述栅介质材料层表面形成栅极材料层，然后在所述栅极材料层表面形成图形化掩膜层，以所述图形化掩膜层为掩膜对所述栅极材料层和栅介质材料层进行图形化，形成横跨鳍部101的栅极结构300，然后去除所述图形化掩膜层。
在本发明的其他实施例中，待形成的晶体管为平面晶体管，可以直接在半导体衬底表面形成覆盖部分半导体衬底的栅极结构。
请参考图5，对栅极结构300两侧的半导体衬底内进行第一晕环离子注入。
本实施例中，对所述栅极结构300两侧的鳍部101内进行第一晕环离子注入，形成第一晕环区401。
所述第一晕环离子注入的离子类型与待形成的晶体管的类型相反。
待形成晶体管为N型晶体管时，所述第一晕环离子注入的离子为P型掺杂离子，包括B、BF2或In中的一种或几种，注入剂量为5E12atom/cm2～5E13atom/cm2，注入能量为4KeV～20KeV，注入角度为0°～35°，注入深度为20nm～50nm。
待形成晶体管为P型晶体管时，所述第一晕环离子注入的离子为N型掺杂离子，包括As、P或Sb中的一种或几种，注入剂量为5E12atom/cm2～5E13atom/cm2，注入能量为10KeV～60KeV，注入角度为0°～35°，注入深度为20nm～50nm。
本实施例中，分别对栅极结构两侧的鳍部101进行所述第一晕环离子注入，可以通过调整所述第一晕环注入的角度，使形成的部分第一晕环区401位于栅极结构300下方。
在本发明的其他实施例中，在进行所述第一晕环离子注入过程中，所述注入离子还包括C或N离子中的一种或两种，剂量为5E13atom/cm2～5E14atom/cm2，能量为4KeV～20KeV，注入角度为0°～35°，注入深度为20nm～50nm。
在本发明的其他实施例中，也可以在进行所述第一晕环离子注入之后，再在所述第一晕环区401内注入C或N离子中的一种或两种。
所述C离子或N离子能够抑制第一晕环区401内的P型或N型掺杂离子的扩散，并且可以提高所述第一晕环区401的击穿电压。而且，注入所述C或N离子还可以对沟道区域施加张应力，提高N型晶体管的沟道区域的载流子迁移率。
在本发明的其他实施例中，待形成的晶体管为平面晶体管，对栅极结构两侧的半导体衬底进行所述第一晕环离子注入以及后续的轻掺杂离子注入、第二晕环离子注入和重掺杂离子注入。
请参考图6，对栅极结构300两侧的半导体衬底内进行轻掺杂离子注入。
本实施例中，对所述栅极结构300两侧的鳍部101内进行轻掺杂离子注入注入，形成轻掺杂区402。
本实施例中，在栅极结构300侧壁表面形成第一侧墙303之后，再以所述栅极结构300和第一侧墙303为掩膜，对鳍部101进行轻掺杂离子注入形成所述轻掺杂区402。所述第一侧墙303可以限定形成的轻掺杂区402与栅极结构300之间的距离，使部分第一晕环区401位于所述轻掺杂区402与栅极结构300下方的沟道区域之间。
所述轻掺杂离子注入的掺杂离子类型与待形成的晶体管的类型一致。
具体的，待形成晶体管为N型晶体管时，所述轻掺杂离子注入的离子为N型掺杂离子，例如P离子，注入剂量为2E13atom/cm2～3E13atom/cm2，注入能量为17KeV～20KeV，注入角度为15°～25°，注入深度为30nm～45nm。
待形成晶体管为P型晶体管时，所述轻掺杂离子注入的离子为P型掺杂离子，例如B离子，注入剂量为6E14atom/cm2～1E15atom/cm2，注入能量为2KeV～4KeV，注入角度为0°～7°，注入深度为20nm～30nm。
所述部分所述轻掺杂区402位于部分第一晕环区401内，将所述部分第一晕环区401转变为轻掺杂区402，由于第一晕环区401与栅极结构300之间的距离小于轻掺杂区402与栅极结构300之间的距离，所以部分第一晕环区401位于轻掺杂区402与栅极结构300下方的沟道区域之间，能够抑制所述轻掺杂区402内的掺杂离子向沟道区域发生横向扩散。可以根据所述轻掺杂离子注入的参数，对第一晕环离子注入的参数进行调整，以使得形成的第一晕环区对于轻掺杂区402的掺杂离子的扩散起到较好的抑制作用。
在本发明的其他实施例中，在进行所述轻掺杂离子注入之前，也可以不形成所述第一侧墙，继续以所述栅极结构300为掩膜，进行所述轻掺杂离子注入。可以通过调整所述轻掺杂离子注入的注入角度，使轻掺杂区402位于栅极结构300下方的部分面积小于第一晕环区401位于栅极结构300下方的面积，从而使得部分第一晕环区401位于轻掺杂区402与沟道区域之间。
在本发明的其他实施例中，在不形成所述第一侧墙的情况下，也可以先进行所述轻掺杂离子注入，形成所述轻掺杂区402之后，再进行第一晕环离子注入。
在本发明的其他实施例中，可以先在栅极结构300侧壁表面形成所述第一侧墙303之后，进行所述轻掺杂离子注入，形成轻掺杂区402之后，再去除所述第一侧墙303，然后进行第一晕环离子注入。
在本发明的其他实施例中，在进行所述轻掺杂离子注入之前，还可以在所述栅极结构300两侧的鳍部101进行非晶化注入，使得在所述鳍部101表面形成非晶层，然后再进行轻掺杂离子注入。所述非晶层能够避免在轻掺杂离子注入过程中发生沟道效应，能够较好的控制所述轻掺杂离子注入的深度。所述非晶化注入的离子可以是Ge，注入剂量为5E14atom/cm2～5E15atom/cm2，能量为10KeV～40KeV，注入角度为0°～10°，深度为10nm～30nm。并且，注入所述Ge离子可以对沟道区域施加压应力，提高P型晶体管的沟道区域的载流子迁移率。
请参考图7，对所述栅极结构300和第一侧墙303两侧的半导体衬底内进行第二晕环离子注入。
本实施例中，对所述栅极结构300和第一侧墙303两侧的鳍部101进行第二晕环离子注入，形成第二晕环区403。所述第二晕环区403包围所述轻掺杂区402。
所述第二晕环离子注入的掺杂离子类型与待形成的晶体管的类型相反。
待形成晶体管为N型晶体管时，所述第二晕环离子注入的离子为P型掺杂离子，包括B、BF2或In中的一种或几种，注入剂量为5E12atom/cm2～5E13atom/cm2，注入能量为8KeV～40KeV，注入角度为20°～45°，注入深度为30nm～100nm。
待形成晶体管为P型晶体管时，所述第二晕环离子注入的离子为N型掺杂离子，包括As、P或Sb中的一种或几种，注入剂量为5E12atom/cm2～5E13atom/cm2，注入能量为20KeV～100KeV，注入角度为20°～45°，注入深度为30nm～100nm。
本实施例中，分别对栅极结构两侧的鳍部101进行所述第二晕环离子注入，可以通过调整所述第一晕环注入的角度，调整所述第二晕环区403与栅极结构300之间的距离。
在本发明的其他实施例中，在进行所述第二晕环离子注入过程中，所述注入离子还包括C或N离子中的一种或两种，剂量为5E13atom/cm2～5E14atom/cm2，能量为8KeV～40KeV，注入角度为20°～45°，注入深度为30nm～100nm。
在本发明的其他实施例中，也可以在进行所述第二晕环离子注入之后，再在所述第二晕环区403内注入C或N离子中的一种或两种。
所述C离子或N离子能够抑制第二晕环区403内的P型或N型掺杂离子的扩散，并且可以提高所述第二晕环区403的击穿电压。
所述第二晕环离子注入的注入剂量小于轻掺杂离子注入的注入剂量，所以，所述第二晕环离子注入并不能改变所述轻掺杂区402的掺杂类型，所述第二晕环离子注入的掺杂离子与轻掺杂区402内掺杂离子发生中和，使得轻掺杂区402内的掺杂浓度降低。
并且，所述第二晕环区403的注入深度大于第一晕环区401的注入深度，使得后续进行重掺杂离子注入之后形成的源漏区与沟道区域之间具有部分第二晕环区，从而使得所述第二晕环区403能够抑制源漏区内的掺杂离子向沟道区域发生横向扩散，进而抑制由所述源漏区导致的源漏穿通及漏电流问题。
所述第二晕环离子注入也可以在第一晕环离子注入和轻掺杂离子注入之前进行，由于在进行第二晕环离子注入时，所述栅极结构300侧壁表面具有第一侧墙303，可以在进行所述第二晕环离子注入之后，去除所述第一侧墙303，然后在对栅极结构两侧的半导体衬底进行所述第一晕环离子注入和轻掺杂离子注入。
所述第二晕环离子注入也可以在第一晕环离子注入或轻掺杂离子注入之前进行。可以在进行所述第二晕环离子注入之后，去除所述第一侧墙303，然后在对栅极结构两侧的半导体衬底进行所述第一晕环离子注入或轻掺杂离子注入。
请参考图8，在所述第一晕环离子注入、轻掺杂离子注入以及第二晕环离子注入之后，在所述第一侧墙303表面形成第二侧墙304，然后对所述栅极结构300、第一侧墙303和第二侧墙304两侧的半导体衬底进行重掺杂离子注入，形成源漏区404。
本实施例中，在所述第一侧墙303表面形成第二侧墙304之后，再进行所述重掺杂离子注入，可以提高形成的源漏区404与栅极结构的距离，从而使得源漏区404与沟道区域之间存在部分第二晕环区403，使得所述第二晕环区403能够抑制源漏区404的掺杂离子的扩散所导致的源漏穿通，减少漏电流。
本实施例中，所述重掺杂离子注入的离子类型与待形成的晶体管的类型一致。
待形成晶体管为N型晶体管时，所述重掺杂离子注入的离子为N型掺杂离子，例如As离子，注入剂量为2E13atom/cm2～3E13atom/cm2，注入能量为60KeV～80KeV，注入角度为30°～45°，注入深度为50nm～70nm。
待形成晶体管为P型晶体管时，所述重掺杂离子注入的离子为P型掺杂离子，例如B离子，注入剂量为2E15atom/cm2～5E15atom/cm2，注入能量为6KeV～9KeV，注入角度为0°～7°，注入深度为70nm～90nm。
所述重掺杂离子注入的掺杂浓度较大，将部分轻掺杂区402、第二晕环区403转变为部分重掺杂区404。由于第二晕环区403与栅极结构300之间的距离小于重掺杂区404与栅极结构300之间的距离，所以部分第二晕环区403位于重掺杂区404与栅极结构300下方的沟道区域之间，能够抑制所述重掺杂区404内的掺杂离子向沟道区域发生横向扩散。可以根据所述重掺杂离子注入的参数，对第二晕环离子注入的参数进行调整，以使得形成的第二晕环区403对于重掺杂区404的掺杂离子的扩散起到较好的抑制作用。
在进行所述第一晕环离子注入、轻掺杂离子注入、第二晕环离子注入和重掺杂离子注入之后，进行退火处理，激活各个掺杂区内的掺杂离子，并修复注入损伤，仅需依次退火处理，可以节约热预算，降低工艺成本。在本发明的其他实施例中，也可以在单次离子注入工艺后，随即进行退火处理，通过多次退火工艺激活各个掺杂区内的掺杂离子，并且修复注入损伤。所述退火处理可以是快速热退火或尖峰退火工艺。所述退火处理的温度为950℃～1100℃，时间为10s～30s。
在本发明的其他实施例中，也可以在栅极结构300两侧的鳍部101表面采用外延工艺形成源极和漏极。具体的，在所述鳍部101表面通过选择性外延工艺形成半导体层，并且在外延过程中通过原位掺杂使所述半导体层内具有N型或P型掺杂离子，从而形成源极和漏极。所述半导体层的面积较大，可以降低晶体管的源极和漏极的接触电阻。并且，所述半导体层可以采用应力材料，对晶体管的沟道区域施加应力，从而提高晶体管的载流子迁移率，进一步提高晶体管的性能。
本发明的实施例中，将现有的晕环离子注入分成第一晕环离子注入和第二晕环离子注入步骤进行。其中第一晕环离子注入的注入深度较浅，用于抑制轻掺杂离子注入的掺杂离子的横向扩散，改善所述轻掺杂离子注入导致的源漏穿通和漏电流问题；而所述第二晕环离子注入，用于抑制重掺杂离子注入的掺杂离子的横向扩散，改善所述重掺杂离子注入导致的源漏穿通和漏电流问题。可以对所述第一晕环离子注入以及第二晕环离子注入的参数进行单独调整，使得所述轻掺杂离子注入以及重掺杂离子注入导致的源漏穿通和漏电流问题都能够得到较高的改善。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种晶体管的形成方法，其特征在于，包括：
提供半导体衬底；
在半导体衬底上形成栅极结构；
对栅极结构两侧的半导体衬底内进行第一晕环离子注入；
对栅极结构两侧的半导体衬底内进行轻掺杂离子注入；
在栅极结构侧壁表面形成第一侧墙后，对栅极结构和第一侧墙两侧的半导体衬底内进行第二晕环离子注入；
在所述第一晕环离子注入、轻掺杂离子注入以及第二晕环离子注入之后，在所述第一侧墙表面形成第二侧墙，然后对所述栅极结构、第一侧墙和第二侧墙两侧的半导体衬底进行重掺杂离子注入，形成源漏区。
2.根据权利要求1所述的晶体管的形成方法，其特征在于，所述第一晕环离子注入和第二晕环离子注入的离子类型与待形成的晶体管的类型相反。
3.根据权利要求1所述的晶体管的形成方法，其特征在于，待形成晶体管为N型晶体管，所述第一晕环离子注入的离子包括B、BF2或In中的一种或几种，注入剂量为5E12atom/cm2～5E13atom/cm2，注入能量为4KeV～20KeV,注入角度为0°～35°，注入深度为20nm～50nm。
4.根据权利要求1所述的晶体管的形成方法，其特征在于，待形成晶体管为P型晶体管，所述第一晕环离子注入的离子包括As、P或Sb中的一种或几种，注入剂量为5E12atom/cm2～5E13atom/cm2，注入能量为10KeV～60KeV，注入角度为0°～35°，注入深度为20nm～50nm。
5.根据权利要求3或4所述的晶体管的形成方法，其特征在于，所述第一晕环离子注入的离子还包括C或N中的一种或两种，注入剂量为5E13atom/cm2～5E14atom/cm2，能量为4KeV～20KeV，注入角度为0°～35°，注入深度为20nm～50nm。
6.根据权利要求1所述的晶体管的形成方法，其特征在于，待形成晶体管为N型晶体管，所述第二晕环离子注入的离子包括B、BF2或In中的一种或几种，注入剂量为5E12atom/cm2～5E13atom/cm2，注入能量为8KeV～40KeV，注入角度为20°～45°，注入深度为30nm～100nm。
7.根据权利要求1所述的晶体管的形成方法，其特征在于，待形成晶体管为P型晶体管，所述第二晕环离子注入的离子包括As、P或Sb中的一种或几种，注入剂量为5E12atom/cm2～5E13atom/cm2，注入能量为20KeV～100KeV，注入角度为20°～45°，注入深度为30nm～100nm。
8.根据权利要求6或7所述的晶体管的形成方法，其特征在于，所述第二晕环离子注入的离子还包括C或N中的一种或两种，注入剂量为5E13atom/cm2～5E14atom/cm2，能量为8KeV～40KeV，注入角度为20°～45°，注入深度为30nm～100nm。
9.根据权利要求1所述的晶体管的形成方法，其特征在于，所述第二晕环离子注入的注入深度大于第一晕环离子注入的注入深度。
10.根据权利要求1所述的晶体管的形成方法，其特征在于，所述第一晕环离子注入在轻掺杂离子注入之前或之后进行。
11.根据权利要求1所述的晶体管的形成方法，其特征在于，所述第二晕环离子注入在第一晕环离子注入和轻掺杂离子注入之前进行。
12.根据权利要求1所述的晶体管的形成方法，其特征在于，所述第二晕环离子注入在第一晕环离子注入或轻掺杂离子注入之前进行。
13.根据权利要求11或12所述的晶体管的形成方法，其特征在于，在进行所述第二晕环离子注入之后，去除所述第一侧墙，然后在对栅极结构两侧的半导体衬底进行第一晕环离子注入和轻掺杂离子注入。
14.根据权利要求11或12所述的晶体管的形成方法，其特征在于，在进行所述第二晕环离子注入之后，去除所述第一侧墙，然后在对栅极结构两侧的半导体衬底进行第一晕环离子注入或轻掺杂离子注入。
15.根据权利要求1所述的晶体管的形成方法，其特征在于，在栅极结构侧壁表面形成第一侧墙之后，先进行轻掺杂离子注入，然后再进行第二晕环离子注入。
16.根据权利要求1所述的晶体管的形成方法，其特征在于，所述半导体衬底包括基底和位于基底表面的鳍部，还包括：在基底表面形成隔离结构，所述隔离结构的表面低于所述鳍部表面；所述栅极结构横跨所述鳍部，覆盖鳍部的顶部和侧壁；对所述栅极结构两侧的鳍部进行所述第一晕环离子注入、轻掺杂离子注入、第二晕环离子注入和重掺杂离子注入。
17.根据权利要求1所述的晶体管的形成方法，其特征在于，还包括在所述第一晕环离子注入、轻掺杂离子注入、第二晕环离子注入和重掺杂离子注入完成之后，进行退火处理。
18.根据权利要求1所述的晶体管的形成方法，其特征在于，在进行所述轻掺杂离子注入和重掺杂离子注入之后，分别进行退火处理。
19.根据权利要求17或18所述的晶体管的形成方法，其特征在于，所述退火处理为快速热退火或尖峰退火工艺，所述退火温度为950℃～1100℃，时间为10s～30s。
20.根据权利要求1所述的晶体管的形成方法，其特征在于，还包括在进行所述轻掺杂离子注入之前，对所述栅极结构两侧的半导体衬底进行非晶化注入，所述非晶化注入的掺杂离子为Ge，剂量为5E14atom/cm2～5E15atom/cm2，能量为10KeV～40KeV，注入角度为0°～10°，深度为10nm～30nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410707559.8A CN105702582A (zh) | 2014-11-27 | 2014-11-27 | 晶体管的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410707559.8A CN105702582A (zh) | 2014-11-27 | 2014-11-27 | 晶体管的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105702582A true CN105702582A (zh) | 2016-06-22 |
Family
ID=56230409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410707559.8A Pending CN105702582A (zh) | 2014-11-27 | 2014-11-27 | 晶体管的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105702582A (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105990151A (zh) * | 2015-03-04 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| CN107452792A (zh) * | 2016-06-01 | 2017-12-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| CN108305902A (zh) * | 2017-06-16 | 2018-07-20 | 睿力集成电路有限公司 | 一种半导体晶体管结构 |
| CN109473357A (zh) * | 2018-10-29 | 2019-03-15 | 上海华力集成电路制造有限公司 | Mos晶体管的制造方法 |
| CN110828305A (zh) * | 2018-08-08 | 2020-02-21 | 长鑫存储技术有限公司 | 晶体管的制造方法及晶体管结构 |
| CN110957220A (zh) * | 2018-09-27 | 2020-04-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111129107A (zh) * | 2018-10-30 | 2020-05-08 | 长鑫存储技术有限公司 | 半导体器件及其制作方法 |
| CN111463285A (zh) * | 2020-04-10 | 2020-07-28 | 上海华力集成电路制造有限公司 | P型fet及其制造方法 |
| CN113937005A (zh) * | 2021-12-16 | 2022-01-14 | 广州粤芯半导体技术有限公司 | 金属氧化物半导体晶体管的制造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6589847B1 (en) * | 2000-08-03 | 2003-07-08 | Advanced Micro Devices, Inc. | Tilted counter-doped implant to sharpen halo profile |
| JP2007235099A (ja) * | 2006-02-02 | 2007-09-13 | Sony Corp | 半導体装置およびその製造方法 |
| CN101079443A (zh) * | 2006-05-22 | 2007-11-28 | 台湾积体电路制造股份有限公司 | 半导体装置及其制作方法 |
| JP2007335704A (ja) * | 2006-06-16 | 2007-12-27 | Oki Electric Ind Co Ltd | 電界効果トランジスタおよびその製造方法 |
| CN101356632A (zh) * | 2006-01-13 | 2009-01-28 | 富士通株式会社 | 半导体器件的制造方法 |
| CN101728263A (zh) * | 2008-10-24 | 2010-06-09 | 中芯国际集成电路制造(上海)有限公司 | 控制源/漏结电容的方法和pmos晶体管的形成方法 |
| CN102737965A (zh) * | 2011-04-12 | 2012-10-17 | 中芯国际集成电路制造(上海)有限公司 | 一种Halo结构的形成方法 |
-
2014
- 2014-11-27 CN CN201410707559.8A patent/CN105702582A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6589847B1 (en) * | 2000-08-03 | 2003-07-08 | Advanced Micro Devices, Inc. | Tilted counter-doped implant to sharpen halo profile |
| CN101356632A (zh) * | 2006-01-13 | 2009-01-28 | 富士通株式会社 | 半导体器件的制造方法 |
| JP2007235099A (ja) * | 2006-02-02 | 2007-09-13 | Sony Corp | 半導体装置およびその製造方法 |
| CN101079443A (zh) * | 2006-05-22 | 2007-11-28 | 台湾积体电路制造股份有限公司 | 半导体装置及其制作方法 |
| JP2007335704A (ja) * | 2006-06-16 | 2007-12-27 | Oki Electric Ind Co Ltd | 電界効果トランジスタおよびその製造方法 |
| CN101728263A (zh) * | 2008-10-24 | 2010-06-09 | 中芯国际集成电路制造(上海)有限公司 | 控制源/漏结电容的方法和pmos晶体管的形成方法 |
| CN102737965A (zh) * | 2011-04-12 | 2012-10-17 | 中芯国际集成电路制造(上海)有限公司 | 一种Halo结构的形成方法 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105990151A (zh) * | 2015-03-04 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| CN107452792A (zh) * | 2016-06-01 | 2017-12-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| CN108305902A (zh) * | 2017-06-16 | 2018-07-20 | 睿力集成电路有限公司 | 一种半导体晶体管结构 |
| CN110828305A (zh) * | 2018-08-08 | 2020-02-21 | 长鑫存储技术有限公司 | 晶体管的制造方法及晶体管结构 |
| CN110957220A (zh) * | 2018-09-27 | 2020-04-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110957220B (zh) * | 2018-09-27 | 2023-04-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109473357A (zh) * | 2018-10-29 | 2019-03-15 | 上海华力集成电路制造有限公司 | Mos晶体管的制造方法 |
| CN109473357B (zh) * | 2018-10-29 | 2022-05-27 | 上海华力集成电路制造有限公司 | Mos晶体管的制造方法 |
| CN111129107A (zh) * | 2018-10-30 | 2020-05-08 | 长鑫存储技术有限公司 | 半导体器件及其制作方法 |
| CN111463285A (zh) * | 2020-04-10 | 2020-07-28 | 上海华力集成电路制造有限公司 | P型fet及其制造方法 |
| CN111463285B (zh) * | 2020-04-10 | 2023-06-09 | 上海华力集成电路制造有限公司 | P型fet及其制造方法 |
| CN113937005A (zh) * | 2021-12-16 | 2022-01-14 | 广州粤芯半导体技术有限公司 | 金属氧化物半导体晶体管的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105702582A (zh) | 晶体管的形成方法 | |
| US9263549B2 (en) | Fin-FET transistor with punchthrough barrier and leakage protection regions | |
| US8664718B2 (en) | Power MOSFETs and methods for forming the same | |
| CN105448979B (zh) | 横向双扩散场效应管及其形成方法 | |
| US8802533B1 (en) | Semiconductor device and method of manufacturing the same | |
| US7989297B2 (en) | Asymmetric epitaxy and application thereof | |
| CN104078360A (zh) | Mos晶体管的形成方法 | |
| JP2017527110A5 (zh) | ||
| CN103426769B (zh) | 半导体器件制造方法 | |
| CN104662666A (zh) | 具有屏蔽层的深耗尽型mos晶体管及其方法 | |
| US20080121992A1 (en) | Semiconductor device including diffusion barrier region and method of fabricating the same | |
| US9425290B2 (en) | Formation of high quality fin in 3D structure by way of two-step implantation | |
| TWI633670B (zh) | 功率金屬氧化物半導體場效電晶體及用於製造其之方法 | |
| TWI556320B (zh) | 半導體設備製造中低的熱預算方案 | |
| CN103928329B (zh) | Mos晶体管及其形成方法 | |
| CN102420228A (zh) | 抑制gidl效应的后栅极工艺半导体器件及其制备方法 | |
| KR20150122295A (ko) | 고전압 mosfet 및 이의 제조방법과 문턱전압이하 험프 개선 방법 | |
| US7151032B2 (en) | Methods of fabricating semiconductor devices | |
| CN104916675B (zh) | 半导体器件及其制造方法 | |
| CN109285780B (zh) | Ldmos晶体管及其形成方法 | |
| CN112466950B (zh) | 一种抗边缘漏电soi mos结构及其形成方法 | |
| KR20110078861A (ko) | 수평형 디모스 트랜지스터 | |
| CN101996885A (zh) | Mos晶体管及其制作方法 | |
| US20220199808A1 (en) | Semiconductor structure and method for forming the same | |
| CN105225958B (zh) | 鳍式场效应晶体管的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160622 |