CN101996885A - Mos晶体管及其制作方法 - Google Patents

Mos晶体管及其制作方法 Download PDF

Info

Publication number
CN101996885A
CN101996885A CN2009100562760A CN200910056276A CN101996885A CN 101996885 A CN101996885 A CN 101996885A CN 2009100562760 A CN2009100562760 A CN 2009100562760A CN 200910056276 A CN200910056276 A CN 200910056276A CN 101996885 A CN101996885 A CN 101996885A
Authority
CN
China
Prior art keywords
grid structure
ion
mos transistor
semiconductor substrate
sides
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009100562760A
Other languages
English (en)
Inventor
张艳红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009100562760A priority Critical patent/CN101996885A/zh
Publication of CN101996885A publication Critical patent/CN101996885A/zh
Pending legal-status Critical Current

Links

Images

Abstract

一种MOS晶体管及其制作方法。其中MOS晶体管的制作方法，包括：提供带有栅极结构的半导体衬底，所述栅极结构包含栅极介电层、栅极和金属硅化物层；形成包围栅极结构的氧化层；以栅极结构为掩模，在栅极两侧的半导体衬底内进行离子注入，形成浅掺杂源/漏极延伸区，所述离子注入的方向与垂直半导体衬底表面方向之间有角度；在栅极结构两侧形成侧墙后，在栅极结构及侧墙两侧的半导体衬底内形成源/漏极。本发明有效解决短沟道区的击穿电压，进而有效改善饱和电流的影响。

Description

MOS晶体管及其制作方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种MOS晶体管及其制作方法。
背景技术
随着半导体制造技术以及相关配套技术的不断发展进步，在单位面积内容纳的晶体管数目不断增加，集成电路集成度越来越高，每个晶体管的尺寸越来越小。因此，在半导体器件向高密度和小尺寸发展的过程中，金属-氧化物-半导体(MOS)器件是主要的驱动力，工作电流和热载流子注入是设计中最为重要的两个参数。
目前MOS晶体管的结构如图1所示，半导体衬底1上依次形成有栅极介电层2、栅极3和金属硅化物层4，刻蚀后的栅极介电层2、栅极3和金属硅化物层4构成栅极结构；所述栅极介电层2为二氧化硅或者氧化硅-氮化硅-氧化硅层等，所述栅极3为多晶硅层，金属硅化物层4为硅化钨。栅极结构两则的半导体衬底内形成有浅掺杂源漏极延伸区6；栅极结构两侧具有间隙壁(spacer)5，间隙壁5的材料为二氧化硅、氮化硅或者氮氧化硅等；在间隙壁5和栅极结构两侧的半导体衬底1内形成有源漏极6。
传统设计通过控制栅氧化层厚度、控制阈值电压的离子注入、调节器件特征尺寸或者调节源漏极延伸区的离子注入来改善电学参数，进而改善工作电流和崩溃电压。
但是随着半导体器件尺寸的不断减小，采用上述方法对工作电流和崩溃电压的进行改善时，这些参数不容易进行调谐。
发明内容
本发明解决的问题是提供一种MOS晶体管及其制作方法，防止无法对工作电流和崩溃电压进行调节。
本发明提供一种MOS晶体管的制作方法，包括：提供带有栅极结构的半导体衬底，所述栅极结构包含栅极介电层、栅极和金属硅化物层；形成包围栅极结构的氧化层；以栅极结构为掩模，在栅极两侧的半导体衬底内进行离子注入，形成浅掺杂源/漏极延伸区(LDD)，所述离子注入的方向与垂直半导体衬底表面方向之间有角度；在栅极结构两侧形成侧墙后，在栅极结构及侧墙两侧的半导体衬底内形成源/漏极。
可选的，形成所述氧化层的方法为热氧化法或快速热退火氧化法。
可选的，所述氧化层的厚度为30埃～200埃，材料为二氧化硅。
可选的，所述离子注入的角度为0度～90度。
可选的，在离子注入之后，进行退火处理。
可选的，所述MOS晶体管的源/漏极延伸区导电类型为n型，注入离子是n型离子。
可选的，所述n型离子为磷离子或砷离子。
可选的，所述MOS晶体管的源/漏极延伸区导电类型为p型，注入离子是p型离子。
可选的，所述p型离子为硼离子。
一种MOS晶体管，包括：带有栅极结构的半导体衬底；包围栅极结构的氧化层；位于栅极结构两侧半导体衬底中的浅掺杂源漏极延伸区；位于栅极结构两侧半导体衬底之上的侧墙；位于栅极结构和侧墙两侧半导体衬底中的源/漏极。
所述氧化层的厚度为30埃～200埃，材料为二氧化硅。
与现有技术相比，本发明具有以下优点：在栅极结构侧壁形成氧化层，可以使得该氧化层下面的沟道中形成一个高阻区(位于栅极氧化侧壁下面的沟道因为侧壁材质的改变而无法有效反型)，进而降低了小尺寸MOS晶体管的短沟道效应，有效增加短沟道区的击穿电压，以及由其引起的结漏电(junctionleakage)，提高器件的性能。但是，用侧壁氧化层提高击穿电压的方法是以牺牲一定的饱和电流为代价的，而且所有类型的器件必然同时受到影响。对于那些需要维持饱和电流的器件，可以在栅极两侧的半导体衬底内进行离子注入，形成浅掺杂源/漏极延伸区以取代原高阻区，所述离子注入的方向与垂直半导体衬底表面方向之间有角度，使得离子可以入射到栅极氧化侧壁的下面；原栅极侧壁氧化层下面的高阻区经离子注入后变成了源漏极的延伸区。
附图说明
图1是现有技术形成的MOS晶体管的示意图；
图2是本发明形成MOS晶体管的具体实施方式流程图；
图3至图6是本发明形成MOS晶体管的实施例示意图。
具体实施方式
本发明形成MOS晶体管的流程如图2所示，执行步骤S101，提供带有栅极结构的半导体衬底，所述栅极结构包含栅极介电层、栅极和金属硅化物层；执行步骤S102，形成包围栅极结构的氧化层；执行步骤S103，以栅极结构为掩模，在栅极两侧的半导体衬底内进行离子注入，形成浅掺杂源/漏极延伸区，所述离子注入的方向与垂直半导体衬底表面方向之间有角度；执行步骤S104，在栅极结构两侧形成侧墙后，在栅极结构及侧墙两侧的半导体衬底内形成源/漏极。
在本实施方式中，对于需要提高击穿电压的器件，所述离子注入的方向与垂直半导体衬底表面方向之间的角度为0度；对于需要保持原饱和电流的器件，所述离子注入的方向与垂直半导体衬底表面方向之间的角度大于0度。
基于上述实施方式形成的MOS晶体管包括：带有栅极结构的半导体衬底；包围栅极结构的氧化层；位于栅极结构两侧半导体衬底中的浅掺杂源漏极延伸区；位于栅极结构两侧半导体衬底之上的侧墙；位于栅极结构和侧墙两侧半导体衬底中的源/漏极。
下面结合附图对本发明的具体实施方式做详细的说明。
图3至图6是本发明形成MOS晶体管的实施例示意图。如图3所示，在半导体衬底200上形成栅极结构206。具体形成工艺如下：提供半导体衬底200，所述半导体衬底200可以为硅或者绝缘体上硅(SOI)。在半导体衬底中形成隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。在隔离结构之间为有源区，在有源区的半导体衬底200中掺杂离子，形成掺杂阱，如果是形成PMOS晶体管，则在半导体衬底200中掺杂n型离子，形成n掺杂阱；而如果是形成NMOS晶体管，则在半导体衬底200中掺杂p型离子，形成p掺杂阱。
用热氧化法或化学气相沉积法在半导体衬底200上形成栅极介电层202，所述栅极介电层202的材料可以是氧化硅(SiO2)或氮氧化硅(SiNO)等。接着用化学气相沉积法在栅极介电层202上形成多晶硅层。用化学气相沉积法在多晶硅上金属硅化物层204，所述金属硅化物层204的材料可以是硅化钨或硅化钴等。在金属硅化物层204上形成光刻胶层，定义栅极图案；以光刻胶层为掩膜，刻蚀金属硅化物层204、多晶硅层及栅极介电层202至露出半导体衬底200，形成由金属硅化物层204、栅极203和栅极介电层202构成的栅极结构206；接着，灰化去除光刻胶层。
如图4所示，在栅极结构206周围形成氧化层208。具体形成工艺如下：用热氧化法或快速热退火氧化法在半导体衬底200上及栅极结构206周围形成氧化层208，所述氧化层208的材料是二氧化硅，氧化层208的厚度为30埃～200埃。
本实施例中，在栅极结构206周围形成氧化层208，可以改变栅极的导电特性，使得沟道无法有效反型而形成高阻区，从而有效解决短沟道区的击穿电压。
如图5所示，由于在栅极结构206周围形成的氧化层208，会降低源/漏区和沟道之间的反型能力，进而形成高阻区，此高阻区在改善短沟道效应并提高击穿电压的同时会削弱饱和电流。因此，对于不击穿电压要求不高，但需要大的工作电流的器件，必须想办法消除此高阻区的影响。
本实施例中，采用带角度的离子注入为改善方法。a)在形成浅掺杂源漏极延伸区的过程中，以栅极结构206为掩膜，在栅极结构206两侧的半导体衬底200内进行离子210注入，形成浅掺杂源漏极延伸区209。然后，对半导体衬底200进行退火，使注入的离子210扩散均匀。b)对于需要提高击穿电压，但不介意饱和电流降低的器件，所述离子210注入的方向为垂直半导体衬底的方向；对于需要保持饱和电流的器件，可能会在源/漏区和短沟道之间形成高阻区。因此，在形成浅掺杂源漏极延伸区209的过程中，以栅极结构206为掩膜，在栅极结构206两侧的半导体衬底200内进行离子210注入，所述离子210注入的方向与垂直半导体衬底200表面方向之间有角度，形成浅掺杂源漏极延伸区209。然后，对半导体衬底200进行退火，使注入的离子210扩散均匀。
所述离子210注入的方向与垂直半导体衬底200表面方向之间的角度可以是0度～90度。离子210注入角度旋转四次，分别向栅极结构206的四周的半导体衬底200内注入离子。
本实施例中，在形成PMOS晶体管区域的浅掺杂源漏极延伸区209时，向半导体衬底200内注入的是p型离子，所述p型离子可以是硼离子；所述p型离子注入能量值的范围为100keV～800keV，所述p型离子注入剂量范围为3E12cm-2～2E13cm-2。退火后，p型离子注入浓度范围为5E17cm-3～1E19cm-3。
在形成NMOS晶体管区域的浅掺杂源漏极延伸区209时，向半导体衬底200内注入的是n型离子，所述n型离子可以是磷离子或砷离子；所述n型离子注入能量值的范围为50keV～800keV，所述n型离子注入剂量范围为5E11～2E12cm-2。退火后，n型离子注入浓度范围为1E16cm-3～1E17cm-3。
所述退火工艺可以退火采用快速热退火、脉冲退火或者激光退火。退火的温度范围为1000℃～1070℃，时间为1秒～30秒。
本实施例中，在形成源漏极延伸区209后，还可以继续以栅极结构206为掩模，在栅极结构206两侧的半导体衬底200内进行袋形注入(Pocket implant)的工艺步骤，所述袋形注入一般采用角度介于0度至45度的离子注入，形成袋形注入区。所述袋形注入区位于源极延伸区和漏极延伸区的外侧，其导电类型与源极延伸区或漏极延伸区的导电类型相反。所述袋形注入工艺可以用来改善器件的短沟道效应以及击穿效应(punch through)。为了清楚解释本发明的内容，该区域未示出。
由于离子注入的方向与垂直衬底表面方向之间有角度，能产生一个似非晶化结构来抑制作为轻离子的硼离子或磷离子或砷离子的瞬态增强扩散效应，减小短沟道效应，减小了MOS晶体管的短沟道效应，减小器件尺寸减小所带来的击穿效应(punch through)以及由其引起的结漏电(junction leakage)。
然后，参照附图6，在栅极结构206两侧形成侧墙212，所述侧墙212的材料可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一个优化实施方式，所述侧墙为氧化硅-氮化硅-氧化硅共同组成，具体工艺为：在半导体衬底200上以及栅极结构206上用化学气相沉积法或物理气相沉积法依次形成第一氧化硅层、氮化硅层以及第二氧化硅层；然后，采用干法蚀刻的回蚀(etch-back)方法蚀刻第二氧化硅层、氮化硅层以及第一氧化硅层至露出半导体衬底200及栅极205表面，形成侧墙212。
继续参考如图6，以栅极结构206及侧墙212为掩模，在栅极结构206两侧的半导体衬底200中进行离子注入，形成源/漏极214。最后，对半导体衬底200进行退火处理，使注入的离子扩散均匀。
本实施例中，在形成PMOS晶体管区域的源/漏极214时，向半导体衬底200中注入的是p型离子，如硼离子等，所述离子注入能量值的范围为100keV～800keV；所述离子注入剂量值的范围为3E12cm-2～2E13cm-2。
本实施例中，在形成NMOS晶体管区域的源/漏极214时，向半导体衬底200中注入的是n型离子，如磷离子或砷离子等，所述离子注入能量值的范围为50keV～800keV；所述离子注入剂量值的范围为5E11cm-2～2E12cm-2。
基于上述实施例形成的MOS晶体管包括：带有栅极结构206的半导体衬底200，所述栅极结构206包含位于半导体衬底200上的栅极介电层202、位于栅极介电层202上的栅极203以及位于栅极203上的金属硅化物层204；氧化层208，包围栅极结构206；浅掺杂源漏极延伸区209，位于栅极结构206及氧化层204两侧的半导体衬底200内；位于栅极结构两侧氧化层204上的侧墙212；源/漏极214，位于栅极结构及侧墙212两侧的半导体衬底200内，所述源/漏极214的深度比浅掺杂源漏极延伸区209深。
所述形成源漏极延伸区209时采用有角度的离子注入，其中离子0注入的方向与垂直半导体衬底200表面方向之间的角度可以是0度～90度。离子210注入角度旋转四次，分别向栅极结构206的四周的半导体衬底200内注入离子。
本实施例中，所述氧化层208的材料是二氧化硅，氧化层208的厚度为30埃～200埃。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种MOS晶体管的制作方法，其特征在于，包括：
提供带有栅极结构的半导体衬底，所述栅极结构包含栅极介电层、栅极和金属硅化物层；
形成包围栅极结构的氧化层；
以栅极结构为掩模，在栅极两侧的半导体衬底内进行离子注入，形成浅掺杂源/漏极延伸区，所述离子注入的方向与垂直半导体衬底表面方向之间有角度；
在栅极结构两侧形成侧墙后，在栅极结构及侧墙两侧的半导体衬底内形成源/漏极。
2.根据权利要求1所述MOS晶体管的形成方法，其特征在于，形成所述氧化层的方法为热氧化法或快速热退火氧化法。
3.根据权利要求2所述MOS晶体管的形成方法，其特征在于，所述氧化层的厚度为30埃～200埃，材料为二氧化硅。
4.根据权利要求1所述MOS晶体管的形成方法，其特征在于，所述离子注入的角度为0度～90度。
5.根据权利要求1所述MOS晶体管的形成方法，其特征在于，在离子注入之后，进行退火处理。
6.根据权利要求1所述MOS晶体管的形成方法，其特征在于，所述MOS晶体管的源/漏极延伸区导电类型为n型，注入离子是n型离子。
7.根据权利要求6所述MOS晶体管的形成方法，其特征在于，所述n型离子为磷离子或砷离子。
8.根据权利要求1所述MOS晶体管的形成方法，其特征在于，所述MOS晶体管的源/漏极延伸区导电类型为p型，注入离子是p型离子。
9.根据权利要求8所述MOS晶体管的形成方法，其特征在于，所述p型离子为硼离子。
10.一种MOS晶体管，包括：
带有栅极结构的半导体衬底；
位于栅极结构两侧半导体衬底中的浅掺杂源漏极延伸区；
位于栅极结构两侧半导体衬底之上的侧墙；
位于栅极结构和侧墙两侧半导体衬底中的源/漏极；
其特征在于，还包括：包围栅极结构的氧化层。
11.根据权利要求10所述MOS晶体管，其特征在于，所述氧化层的厚度为30埃～200埃，材料为二氧化硅。
CN2009100562760A 2009-08-11 2009-08-11 Mos晶体管及其制作方法 Pending CN101996885A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100562760A CN101996885A (zh) 2009-08-11 2009-08-11 Mos晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100562760A CN101996885A (zh) 2009-08-11 2009-08-11 Mos晶体管及其制作方法

Publications (1)

Publication Number Publication Date
CN101996885A true CN101996885A (zh) 2011-03-30

Family

ID=43786840

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100562760A Pending CN101996885A (zh) 2009-08-11 2009-08-11 Mos晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN101996885A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412133A (zh) * 2011-11-07 2012-04-11 上海华虹Nec电子有限公司 一种rf ldmos栅极金属硅化物形成的工艺方法
CN102446769A (zh) * 2011-09-08 2012-05-09 上海华力微电子有限公司 一种降低碳辅助注入工艺流程中多晶硅栅电阻的方法
CN103151267A (zh) * 2013-03-01 2013-06-12 溧阳市虹翔机械制造有限公司 一种nmos管的掺杂方法
CN113611735A (zh) * 2021-08-05 2021-11-05 西安电子科技大学 基于soi工艺的堆叠层栅极mos场效应管及制备方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446769A (zh) * 2011-09-08 2012-05-09 上海华力微电子有限公司 一种降低碳辅助注入工艺流程中多晶硅栅电阻的方法
CN102446769B (zh) * 2011-09-08 2013-12-04 上海华力微电子有限公司 一种降低碳辅助注入工艺流程中多晶硅栅电阻的方法
CN102412133A (zh) * 2011-11-07 2012-04-11 上海华虹Nec电子有限公司 一种rf ldmos栅极金属硅化物形成的工艺方法
CN102412133B (zh) * 2011-11-07 2013-10-23 上海华虹Nec电子有限公司 一种rf ldmos栅极金属硅化物形成的工艺方法
CN103151267A (zh) * 2013-03-01 2013-06-12 溧阳市虹翔机械制造有限公司 一种nmos管的掺杂方法
CN103151267B (zh) * 2013-03-01 2015-07-15 溧阳市虹翔机械制造有限公司 一种nmos管的掺杂方法
CN113611735A (zh) * 2021-08-05 2021-11-05 西安电子科技大学 基于soi工艺的堆叠层栅极mos场效应管及制备方法

Similar Documents

Publication Publication Date Title
US7098099B1 (en) Semiconductor device having optimized shallow junction geometries and method for fabrication thereof
KR20160012459A (ko) 반도체 소자 및 그 제조 방법
US20080121992A1 (en) Semiconductor device including diffusion barrier region and method of fabricating the same
CN102468178B (zh) 晶体管的制作方法
CN101281870A (zh) 半导体器件的制造方法
CN101996885A (zh) Mos晶体管及其制作方法
KR100574172B1 (ko) 반도체 소자의 제조방법
CN102800595A (zh) Nmos晶体管形成方法及对应cmos结构形成方法
CN102737995B (zh) 半导体器件的制作方法
CN102637600A (zh) Mos器件制备方法
US20120302026A1 (en) Method for forming a transistor
KR100881017B1 (ko) 반도체 소자의 제조 방법
JP2009266868A (ja) Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法
KR100897821B1 (ko) 반도체 소자 제조 방법
KR20100020688A (ko) Ｌｄｍｏｓ 반도체 소자와 그 제조 방법
KR19990026126A (ko) 얕은 접합의 소오스/드레인을 갖는 모스트랜지스터 및 그것의 제조방법
CN109103261B (zh) 半导体器件和集成电路
CN102543742A (zh) 一种控制mos器件vt的注入方法
KR100679812B1 (ko) 모스 트랜지스터 및 그 제조 방법
CN101740391B (zh) Nmos晶体管的制作方法
CN101083230A (zh) 快闪存储装置的制造方法
KR0167664B1 (ko) 반도체소자 제조방법
KR100531105B1 (ko) 반도체 소자 제조방법
KR100588787B1 (ko) 반도체 소자 제조방법
KR100505618B1 (ko) 고성능 모스 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110330