CN109103261B - 半导体器件和集成电路 - Google Patents
半导体器件和集成电路 Download PDFInfo
- Publication number
- CN109103261B CN109103261B CN201811139589.8A CN201811139589A CN109103261B CN 109103261 B CN109103261 B CN 109103261B CN 201811139589 A CN201811139589 A CN 201811139589A CN 109103261 B CN109103261 B CN 109103261B
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- lightly doped
- doped region
- doping
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 238
- 238000000034 method Methods 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 230000008569 process Effects 0.000 claims abstract description 48
- 230000015556 catabolic process Effects 0.000 claims abstract description 23
- 230000007547 defect Effects 0.000 claims abstract description 21
- 238000000137 annealing Methods 0.000 claims description 23
- 239000007943 implant Substances 0.000 claims description 12
- 125000006850 spacer group Chemical group 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 36
- 238000002513 implantation Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 230000007704 transition Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000004151 rapid thermal annealing Methods 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本公开提供了半导体器件，包括：半导体衬底；栅极结构，位于半导体衬底之上；轻掺杂区，位于半导体衬底内且位于栅极结构两侧；以及源极结构和漏极结构，分别位于栅极结构两侧且位于轻掺杂区内，轻掺杂区的掺杂浓度小于源极结构、漏极结构的掺杂浓度，其中，轻掺杂区形成有点缺陷。基于此，本公开还提供了包括至少两个半导体器件的集成电路。本公开能够在不加大制造工艺的复杂程度和集成电路面积的同时提高半导体器件的击穿电压，能基于同一工艺制造出具有不同击穿电压的半导体器件且不影响开关速度等工作性能。
Description
技术领域
本发明涉及半导体技术领域，更具体地，涉及半导体器件和集成电路。
背景技术
在CMOS工艺中，轻掺杂(lightly doped)结构已经成为了集成电路中的一种基本结构。这种具有低掺杂浓度的结构位于沟道中，且靠近半导体器件的源极和/或漏极，从而能够承受部分电压、防止半导体器件的热电子退化效应、减轻短沟道效应的影响。
半导体器件的源漏掺杂区与衬底(或阱区)形成源漏PN结，源漏结深是指衬底(或外延层)表面至源漏掺杂区浓度等于衬底浓度之处的距离。对于具有轻掺杂结构的半导体器件来说，轻掺杂结构向源漏PN结过渡的浓度梯度越缓，该半导体器件的耐高压性能就越好，即击穿电压越大。也就是说，半导体器件的轻掺杂结构由半导体衬底向源漏PN结过渡的浓度梯度在一定条件下决定了半导体器件的耐高压性能。
目前，随着CMOS工艺的发展，器件尺寸逐渐缩小。为了减轻短沟道效应、改善半导体器件的一些工作性能，需要相应地将源漏结深和轻掺杂结构变浅(例如在45nm-CMOS逻辑工艺中，轻掺杂结构的深度已小于20nm)，以使半导体器件具有更快的开关速度和更小的漏电流。为了实现较浅的源漏结深和轻掺杂结构，在半导体器件的制造过程中只允许用很短的快速热退火过程激活源漏掺杂区和轻掺杂结构内的杂质元素。
一些应用中，常常需要在形成标准/低压半导体器件的同时形成具有一定耐高压性能的高压半导体器件。若直接采用上述现有的半导体制造工艺形成高压半导体器件，则短时间的快速热退火过程只能在高压半导体器件内形成较浅的源漏结深和轻掺杂结构，无法达到期望的击穿电压(例如直接利用标准55nm-CMOS逻辑工艺制造的高压MOS器件，仅具有19V左右的击穿电压)，从而无法满足耐高压要求；若在上述制造工艺的基础上延长快速热退火过程的时间或增加额外的热过程，则高压半导体器件内能够形成足够深的源漏结深，轻掺杂结构向源漏PN结过渡的浓度梯度较缓，从而具有足够大的击穿电压，但是与高压半导体器件同步形成的标准/低压半导体器件内的源漏结深和轻掺杂结构也会相应地加深，导致标准/低压MOS器件的开关速度等工作性能变差，并且也加大了制造工艺的复杂程度。
发明内容
为了解决上述现有技术存在的问题，本发明提供一种半导体器件和集成电路，其能够在不加大制造工艺的复杂程度和集成电路面积的同时提高半导体器件的击穿电压，并能基于相同的工艺同步制造出具有不同击穿电压的半导体器件且不影响开关速度等工作性能。
根据本发明的一方面，提供了一种半导体器件，包括：半导体衬底；栅极结构，位于所述半导体衬底之上；轻掺杂区，位于所述半导体衬底内且位于所述栅极结构两侧；以及源极结构和漏极结构，分别位于所述栅极结构两侧且位于所述轻掺杂区内，所述轻掺杂区的掺杂浓度小于所述源极结构、所述漏极结构的掺杂浓度，其中，所述轻掺杂区形成有点缺陷。
优选地，所述点缺陷通过向所述轻掺杂区注入间隙原子形成。
优选地，所述间隙原子包括硅原子。
优选地，所述间隙原子的注入深度与所述轻掺杂区的注入深度一致。
优选地，所述轻掺杂区延伸至对应的所述栅极结构的下方。
优选地，所述半导体器件包括增强型NMOS、增强型PMOS、耗尽型NMOS、耗尽型PMOS、DMOS器件以及IGBT器件中的任一种。
根据本发明的另一方面，还提供了一种集成电路，包括至少两个半导体器件，每个所述半导体器件包括：半导体衬底；栅极结构，位于所述半导体衬底之上；以及源极结构和漏极结构，分别位于所述栅极结构两侧且位于所述半导体衬底内，其中，所述至少两个半导体器件包括第一半导体器件和第二半导体器件，所述第一半导体器件的击穿电压小于所述第二半导体器件的击穿电压，所述第二半导体器件还包括位于所述半导体衬底内和所述栅极结构两侧的轻掺杂区，所述第二半导体器件的源极结构和漏极结构分别位于对应的所述轻掺杂区内，所述轻掺杂区的掺杂浓度小于所述源极结构、所述漏极结构的掺杂浓度，所述轻掺杂区中形成有点缺陷。
优选地，所述轻掺杂区也分布在所述第一半导体器件的所述栅极结构两侧，所述第一半导体器件的源极结构和漏极结构分别位于对应的所述轻掺杂区内，所述第一半导体器件的所述轻掺杂区中未形成点缺陷。
优选地，所述点缺陷通过向所述轻掺杂区注入间隙原子形成。
优选地，所述间隙原子包括硅原子。
优选地，所述间隙原子的注入深度与所述轻掺杂区的注入深度一致。
优选地，所述轻掺杂区延伸至对应的所述栅极结构的下方。
优选地，每个所述半导体器件包括增强型NMOS、增强型PMOS、耗尽型NMOS、耗尽型PMOS、DMOS器件以及IGBT器件中的任一种。
本发明实施例的半导体器件和集成电路中在轻掺杂区内形成有点缺陷，有利于缩短退火过程的持续时间、有利于形成结深较深的轻掺杂结构，从而具有以下有益效果：轻掺杂区向源漏PN结过渡的梯度浓度较缓，提高了半导体器件的击穿电压；由于退火过程的持续时间较短，且标准/低压半导体器件中没有预先形成点缺陷，因此可以通过同一退火过程同步制造出高压半导体器件和标准/低压半导体器件，并同时保证了标准/低压半导体器件的工作性能(例如具有较快的开关速度和较小的漏电流)；仅增加了一次注入间隙原子的步骤，未增加工艺复杂性和集成电路面积，并能够基于各种纳米级或大尺寸的CMOS工艺实现。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。
图1示出根据本发明实施例的半导体器件的截面示意图。
图2a至图2d具体示出根据本发明实施例的半导体器件的制造方法的各个阶段的截面示意图。
图3a至图3d具体示出根据本发明实施例的集成电路的制造方法的各个阶段的截面示意图。
图4示出本发明实施例的集成电路中第一半导体器件和第二半导体器件的漏源电压与导通电流之间的关系曲线示意图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
下面，参照附图对本发明进行详细说明。
图1示出根据本发明实施例的半导体器件的截面示意图。
如图1所示，半导体器件100包括半导体衬底110、在半导体衬底上形成的栅极结构120、在半导体衬底内形成的轻掺杂区130以及在半导体衬底内形成的源极结构141和漏极结构142。其中，半导体器件100的栅极G由栅极结构120引出，源极S和漏极D分别由源极结构141和漏极结构142引出。
半导体器件100可以包括增强型NMOS、增强型PMOS、耗尽型NMOS、耗尽型PMOS、DMOS器件以及IGBT器件中的任一种。具体地，半导体衬底110包括但不限于P型/N型半导体衬底，且半导体衬底110具有轻掺杂的外延层(Epitaxial Layer,EPI)。在一些实施例中，半导体衬底110内还包括与其掺杂类型相反的阱区。
栅极结构120包括栅极绝缘层121和栅极导电层122，其中，栅极绝缘层121包括绝缘氧化物，栅极导电层122的材料包括但不限于多晶硅。栅极结构的两侧还可以形成侧墙123，用于实现自对准掺杂。
半导体器件100的源极S和漏极D分别位于栅极结构120的两侧，从而能够形成可导通的沟道。具体地，形成源极S的源极结构141至少部分位于栅极结构120一侧的轻掺杂区130内，形成漏极的漏极结构142至少部分位于栅极结构120另一侧的轻掺杂区130内。源极结构141和漏极结构142的掺杂浓度高于对应的轻掺杂区130的掺杂浓度，源极结构141、漏极结构142和轻掺杂区130的掺杂类型与半导体衬底110/半导体衬底内的阱区的掺杂类型相反，例如当半导体衬底为P型掺杂时，轻掺杂区130为N-型掺杂，源极结构141和漏极结构142为N+型掺杂。
基于不同的工艺，轻掺杂区130可以截止于栅极结构120的边缘，也可以延伸至栅极结构的下方。
下面将结合图2a至图2d对本发明的半导体器件的制造方法进行详细的说明。
图2a至图2d具体示出根据本发明实施例的半导体器件的制造方法的各个阶段的截面示意图。
首先，如图2a所示，提供半导体衬底110，并在半导体衬底110上形成栅极结构120的栅极绝缘层121以及位于栅极绝缘层上的栅极导电层122。半导体衬底110例如但不限于为P型或N型硅衬底。
接下来，如图2b所示，在半导体衬底110内进行第一次掺杂，形成轻掺杂区130。第一次掺杂的方式例如为离子注入，掺杂剂包括硼、磷、砷等杂质元素。
再接下来，如图2c所示，在所述半导体衬底内进行第二次掺杂，形成源极结构和漏极结构。上述第一次掺杂的掺杂类型与第二次掺杂的掺杂类型相同即均为N型掺杂或P型掺杂，第二次掺杂的掺杂浓度大于第一次掺杂的掺杂浓度。
作为一种具体的实施例，如图2b和2c所示，采用自对准技术，可以先利用栅极结构或特定版图(例如掩膜版)作为遮挡物进行第一次掺杂以形成轻掺杂区130，之后再形成栅极结构的侧墙123，并利用该侧墙123进行第二次掺杂以形成源极结构141和漏极结构142，从而轻掺杂区130能够在沟道和源极结构、漏极结构之间承受部分电压，并与相邻的半导体衬底形成结深小于源漏PN结(源极结构、漏极结构分别与半导体衬底形成的PN结)的轻掺杂PN结。
作为另一种具体的实施例，采用源漏扩展技术，按照一定的注入角度、注入能量和注入剂量向位于栅极结构两侧的半导体衬底中的预定区域进行离子注入以形成轻掺杂区，通过注入角度的设置，可以使轻掺杂区延伸至栅极结构的下方，使高浓度掺杂的源极结构和漏极结构远离栅极结构，从而轻掺杂区能够在沟道和源极结构、漏极结构之间承受部分电压，并与相邻的半导体衬底形成结深小于源漏PN结(源极结构和漏极结构分别与半导体衬底形成的PN结)的轻掺杂PN结。
最后，采用退火工艺(例如为热退火工艺或快速热退火工艺)，激活位于轻掺杂区130、源极结构141和漏极结构142中的杂质元素。特别地，在采用退火工艺之前，向轻掺杂区注入间隙原子(例如但不限于未处于晶格位置的硅原子)，以在轻掺杂区内预先形成点缺陷。在退火过程中，由于轻掺杂区内已经形成点缺陷，根据瞬态增强扩散效应(Transientenhanced diffusion,TED)，轻掺杂区内的间隙原子会大大促进杂质元素在半导体衬底中的扩散能力。因此，由栅极至对应的源漏PN结之间的轻掺杂PN结的浓度梯度能够缓慢递增、半导体器件的源漏结深能够加深至预期值，从而该源漏PN结能够承受更大的电压，使得半导体器件具有足够大的击穿电压。
作为一种可选的实施例，可以在第一次掺杂的过程中，同时执行向轻掺杂区中注入间隙原子的步骤。
作为一种优选的实施例，在第一次掺杂过程之前和/或之后，通过离子注入的方式向所述轻掺杂区中注入间隙原子。间隙原子的注入深度和剂量可以根据具体工艺和所需的击穿电压选定。例如，间隙原子的注入深度优选与轻掺杂区的注入深度一致，注入剂量选为(但不限于)1E15atom/cm2左右。当然，本发明实施例的制造方法不限于此，本领域技术人员可以根据实际需要在执行退火过程之前的任意步骤中向轻掺杂区中注入间隙原子。
需要说明的是，本实施例提供的半导体器件的制造方法可以用于制造增强型NMOS、增强型PMOS、耗尽型NMOS、耗尽型PMOS、DMOS器件以及IGBT器件等半导体器件中的任一种，本领域技术人员可以根据实际需要加入相应的制造步骤。
进一步地，本发明实施例的制造方法可以基于纳米级的CMOS工艺实现，但是不限于此。本发明实施例的制造方法同样适用于其他大尺寸半导体制造工艺。
本发明提供的半导体器件的击穿电压能够达到期望值，即本发明提供的半导体器件具有一定的耐高压性能。并且，本发明提供的半导体器件的制造方法能够在制造标准/低压半导体器件的同时制造具有一定的耐高压性能的半导体器件，且不会影响标准/低压半导体器件的工作性能(例如，不会影响开关速度、漏电流等性能指标)。
基于上述半导体器件和半导体器件的制造方法，本发明还相应地提供了一种同时包含标准/低压半导体器件和耐高压半导体器件的集成电路及其制造方法。下面首先结合图3a至图3d对本发明提供的集成电路的制造方法进行详细的说明。
图3a至图3d具体示出根据本发明实施例的集成电路的制造方法的各个阶段的截面示意图。需要强调的是，图3a至图3d仅示出了用于说明“在退火过程前，在耐高压半导体器件的轻掺杂区内注入间隙原子以形成点缺陷”这一技术特征的部分结构，应当理解，本发明实施例的集成电路还可以包括其他半导体器件结构和/或连接关系。
首先，如图3a所示，提供半导体衬底110，并在半导体衬底110上形成第一半导体器件的栅极结构120a和第二半导体器件的栅极结构120b。其中，栅极结构120a和120b均包括栅极绝缘层121以及位于栅极绝缘层上的栅极导电层122。半导体衬底110例如但不限于为P型或N型硅衬底。
接下来，如图3b所示，在半导体衬底110内进行第一次掺杂，形成第一半导体器件的轻掺杂区130a和第二半导体器件的轻掺杂区130b。第一次掺杂的方式例如为离子注入，掺杂剂包括硼、磷、砷等杂质元素。第一半导体器件和第二半导体器件之间可以被隔离岛150隔开，也可以根据将第一半导体器件的源/漏极与第二半导体器件的源/漏极相连或共用。
再接下来，如图3c所示，在所述半导体衬底内进行第二次掺杂，形成第一半导体器件的源极结构、漏极结构(分别由对应的源漏结构140实现)和第二半导体器件的源极结构、漏极结构(分别由对应的源漏结构140实现)。上述第一次掺杂的掺杂类型与第二次掺杂的掺杂类型相同，第二次掺杂的掺杂浓度大于所述第一次掺杂的掺杂浓度。
作为一种具体的实施例，如图3b和3c所示，采用自对准技术，可以先利用对应的栅极结构或特定版图(例如掩膜版)作为遮挡物进行第一次掺杂以形成第一半导体器件的轻掺杂区130a和第二半导体器件的轻掺杂区130b，之后再形成栅极结构的侧墙123，并利用该侧墙123进行第二次掺杂以形成第一半导体器件和第二半导体器件的源漏结构140，从而轻掺杂区130a和130b能够在沟道和源漏结构之间承受部分电压，并与相邻的半导体衬底形成结深小于源漏PN结(源漏结构与半导体衬底形成的PN结)的轻掺杂PN结。
作为另一种具体的实施例，采用源漏扩展技术，按照一定的注入角度、注入能量和注入剂量向位于栅极结构两侧的半导体衬底中的预定区域进行离子注入以形成轻掺杂区，通过注入角度的设置，可以使轻掺杂区延伸至栅极结构的下方，使高浓度掺杂的源漏结构远离栅极结构，从而轻掺杂区能够在沟道和源漏结构之间承受部分电压，并与相邻的半导体衬底形成结深小于源漏PN结(源漏结构与半导体衬底形成的PN结)的轻掺杂PN结。
最后，采用退火工艺(例如为热退火工艺或快速热退火工艺)，激活位于轻掺杂区和源漏结构中的杂质元素。特别地，在采用退火工艺之前，向第二半导体器件的轻掺杂区130b中注入间隙原子(例如但不限于硅原子)，以在第二半导体器件的轻掺杂区130b内预先形成点缺陷。在退火过程中，由于第二半导体器件的轻掺杂区130b内已经形成点缺陷，根据瞬态增强扩散效应，轻掺杂区内的间隙原子会大大促进杂质元素在半导体衬底中的扩散能力。因此，在第二半导体器件中，由栅极至对应的源漏PN结之间的轻掺杂PN结的浓度梯度能够缓慢递增、使得位于栅极和源/漏极之间的轻掺杂区130b与半导体衬底之间形成的PN结的浓度梯度变缓、第二半导体器件的源漏结深能够加深至高压器件的预期值，从而第二半导体器件能够具有足够大的击穿电压。而由于第一半导体器件中没有注入间隙原子，因此第一半导体器件中位于栅极和源/漏极之间的轻掺杂区130a与半导体衬底之间形成的PN结具有较小的结深，使得第一半导体器件具有较快的开关速度和较小的漏电流，因此可以作为高性能的标准/低压器件。至此，本发明实施例的集成电路的制造方法能够利用制造标准/低压半导体器件的工艺同步制造出具有一定耐高压性能的半导体器件，并且不影响标准/低压半导体器件的工作性能。
作为一种可选的实施例，可以在第一次掺杂的过程中，同时执行向第二半导体器件的轻掺杂区中注入间隙原子的步骤。
作为一种优选的实施例，在第一次掺杂过程之前和/或之后，通过离子注入的方式向所述轻掺杂区中注入间隙原子。间隙原子的注入深度和剂量可以根据具体工艺和所需的击穿电压选定。例如，间隙原子的注入深度优选与轻掺杂区的注入深度一致，注入剂量选为(但不限于)1E15atom/cm2左右。
当然，本发明实施例的制造方法不限于此，本领域技术人员可以根据实际需要在执行退火过程之前的任意步骤中向第二半导体器件的轻掺杂区中注入间隙原子。
需要说明的是，本发明实施例的集成电路至少包括第一半导体器件和第二半导体器件，即本发明实施例可以包括多个第一半导体器件和/或多个第二半导体器件。上述第一半导体器件和第二半导体器件可以分别为增强型NMOS、增强型PMOS、耗尽型NMOS、耗尽型PMOS、DMOS器件以及IGBT器件等半导体器件中的任一种，本领域技术人员可以根据实际需要在上述集成电路的制造方法中加入相应的制造步骤。
进一步地，本发明实施例的集成电路的制造方法可以基于纳米级的CMOS工艺实现，但是不限于此。本发明实施例的集成电路的制造方法同样适用于其他大尺寸半导体制造工艺。
本发明的另一实施例还提供了一种集成电路，该集成电路采用上述集成电路的制造方法制成。为了对集成电路中的第一半导体器件和第二半导体器件的性能进行进一步描述，图4示出本发明实施例的集成电路中第一半导体器件和第二半导体器件的漏源电压与导通电流之间的关系曲线示意图。其中，横轴表示漏源电压VDS，纵轴表示导通电流ID。
从图4中可以看出：第一半导体器件的源漏电压VDS达到19V时即发生击穿，即第一半导体器件的击穿电压约为19V；而在相同的工作条件下，第二半导体器件的漏源电压VDS达到31V左右才会发生击穿，即第二半导体器件的击穿电压约为31V，第二半导体器件相比于第一半导体器件具有更好的耐高压性能，可以工作在电压更高的工作环境中。具体原因是：第一半导体器件的轻掺杂PN结的结深较浅，且第一半导体器件的轻掺杂PN结与源漏PN结之间的浓度过渡不平缓，导致第一半导体器件的轻掺杂区能够分担的电压收到限制；第二半导体器件的轻掺杂区中由于在退火之前注入了间隙原子，因此能够预先形成点缺陷，从而在之后的退火过程中形成的轻掺杂PN结的结深较深，且轻掺杂PN结与源漏PN结之间的浓度梯度过渡平缓，因此第二半导体器件的轻掺杂区能够分担较多的电压，使得第二半导体器件的击穿电压较高。
本发明实施例的半导体器件和集成电路中在轻掺杂区内形成有点缺陷，有利于缩短退火过程的持续时间、有利于形成结深较深的轻掺杂结构，从而具有以下有益效果：轻掺杂区向源漏PN结过渡的梯度浓度较缓，提高了半导体器件的击穿电压；由于退火过程的持续时间较短，且标准/低压半导体器件中没有预先形成点缺陷，因此可以通过同一退火过程同步制造出高压半导体器件和标准/低压半导体器件，并同时保证了标准/低压半导体器件的工作性能(例如具有较快的开关速度和较小的漏电流)；仅增加了一次注入间隙原子的步骤，未增加工艺复杂性和集成电路面积，并能够基于各种纳米级或大尺寸的CMOS工艺实现。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (13)
1.一种半导体器件，其特征在于，包括：
半导体衬底；
第一半导体器件的栅极结构和第二半导体器件的栅极结构，位于所述半导体衬底之上；
由第一次掺杂同步形成的所述第一半导体器件的轻掺杂区和所述第二半导体器件的轻掺杂区，位于所述半导体衬底内，且所述第一半导体器件的轻掺杂区位于其栅极结构两侧，所述第二半导体器件的轻掺杂区位于其栅极结构两侧；以及
由第二次掺杂同步形成的所述第一半导体器件的源极结构和漏极结构、所述第二半导体器件的源极结构和漏极结构，所述第一半导体器件的源极结构和漏极结构分别位于所述第一半导体器件的栅极结构两侧且位于所述第一半导体器件的轻掺杂区内，所述第二半导体器件的源极结构和漏极结构分别位于所述第二半导体器件的栅极结构两侧且位于所述第二半导体器件的轻掺杂区内，所述第一次掺杂的掺杂类型与所述第二次掺杂的掺杂类型相同，所述第二次掺杂的掺杂浓度大于所述第一次掺杂的掺杂浓度，
其中，所述第二半导体器件的轻掺杂区在退火工艺前形成有点缺陷，所述第一半导体器件的轻掺杂区、所述第二半导体器件的轻掺杂区、所述第一半导体器件的源极结构和漏极结构、所述第二半导体器件的源极结构和漏极结构中的杂质元素被所述退火工艺同步激活。
2.根据权利要求1所述的半导体器件，其中，所述点缺陷通过向所述第二半导体器件的轻掺杂区注入间隙原子形成。
3.根据权利要求2所述的半导体器件，其中，所述间隙原子包括硅原子。
4.根据权利要求2所述的半导体器件，其中，所述间隙原子的注入深度与所述第二半导体器件的轻掺杂区的注入深度一致。
5.根据权利要求1所述的半导体器件，其中，各所述轻掺杂区延伸至对应的所述栅极结构的下方。
6.根据权利要求1所述的半导体器件，其中，所述第一半导体器件和/或第二半导体器件包括增强型NMOS、增强型PMOS、耗尽型NMOS、耗尽型PMOS、DMOS器件以及IGBT器件中的任一种。
7.一种集成电路，其中，包括至少两个半导体器件，每个所述半导体器件包括：
半导体衬底；
栅极结构，位于所述半导体衬底之上；
轻掺杂区，位于所述半导体衬底内且位于所述栅极结构两侧；以及
源极结构和漏极结构，分别位于所述栅极结构两侧且分别位于对应的所述轻掺杂区内，
其中，所述至少两个半导体器件包括第一半导体器件和第二半导体器件，所述第一半导体器件的击穿电压小于所述第二半导体器件的击穿电压，
所述第一半导体器件的轻掺杂区和所述第二半导体器件的轻掺杂区由第一次掺杂同步形成，所述第一半导体器件的源极结构和漏极结构、所述第二半导体器件的源极结构和漏极结构由第二次掺杂同步形成，所述第一次掺杂的掺杂类型与所述第二次掺杂的掺杂类型相同，所述第二次掺杂的掺杂浓度大于所述第一次掺杂的掺杂浓度，所述第二半导体器件的轻掺杂区在退火工艺前形成有点缺陷，所述第一半导体器件的轻掺杂区、所述第二半导体器件的轻掺杂区、所述第一半导体器件的源极结构和漏极结构、所述第二半导体器件的源极结构和漏极结构中的杂质元素被所述退火工艺同步激活。
8.根据权利要求7所述的集成电路，其中，所述第一半导体器件的所述轻掺杂区中未形成点缺陷。
9.根据权利要求7所述的集成电路，其中，所述点缺陷通过向所述第二半导体器件的轻掺杂区注入间隙原子形成。
10.根据权利要求9所述的集成电路，其中，所述间隙原子包括硅原子。
11.根据权利要求9所述的集成电路，其中，所述间隙原子的注入深度与所述第二半导体器件的轻掺杂区的注入深度一致。
12.根据权利要求7所述的集成电路，其中，各所述轻掺杂区延伸至对应的所述栅极结构的下方。
13.根据权利要求7所述的集成电路，其中，每个所述半导体器件包括增强型NMOS、增强型PMOS、耗尽型NMOS、耗尽型PMOS、DMOS器件以及IGBT器件中的任一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811139589.8A CN109103261B (zh) | 2018-09-28 | 2018-09-28 | 半导体器件和集成电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811139589.8A CN109103261B (zh) | 2018-09-28 | 2018-09-28 | 半导体器件和集成电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109103261A CN109103261A (zh) | 2018-12-28 |
| CN109103261B true CN109103261B (zh) | 2024-03-26 |
Family
ID=64867631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811139589.8A Active CN109103261B (zh) | 2018-09-28 | 2018-09-28 | 半导体器件和集成电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109103261B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09298296A (ja) * | 1996-04-23 | 1997-11-18 | Taiwan Moshii Denshi Kofun Yugenkoshi | 導電性側壁間隙を備えたｍｏｓ電界効果トランジスタ及びその製造方法 |
| US6087209A (en) * | 1998-07-31 | 2000-07-11 | Advanced Micro Devices, Inc. | Formation of low resistance, ultra shallow LDD junctions employing a sub-surface, non-amorphous implant |
| CN1681107A (zh) * | 2004-04-09 | 2005-10-12 | 台湾积体电路制造股份有限公司 | 集成电路晶体管与其形成方法 |
| CN101271897A (zh) * | 2007-03-20 | 2008-09-24 | 台湾积体电路制造股份有限公司 | 半导体装置 |
| CN104425282A (zh) * | 2013-09-10 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN208904025U (zh) * | 2018-09-28 | 2019-05-24 | 长江存储科技有限责任公司 | 半导体器件和集成电路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW519703B (en) * | 2002-01-16 | 2003-02-01 | Macronix Int Co Ltd | Manufacturing method of high-voltage device |
| KR100488196B1 (ko) * | 2003-09-29 | 2005-05-09 | 삼성전자주식회사 | 돌출된 드레인을 가지는 트랜지스터 및 이의 제조 방법 |
| US7741697B2 (en) * | 2007-04-17 | 2010-06-22 | Applied Intellectual Properties Co., Ltd. | Semiconductor device structure for anti-fuse |
-
2018
- 2018-09-28 CN CN201811139589.8A patent/CN109103261B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09298296A (ja) * | 1996-04-23 | 1997-11-18 | Taiwan Moshii Denshi Kofun Yugenkoshi | 導電性側壁間隙を備えたｍｏｓ電界効果トランジスタ及びその製造方法 |
| US6087209A (en) * | 1998-07-31 | 2000-07-11 | Advanced Micro Devices, Inc. | Formation of low resistance, ultra shallow LDD junctions employing a sub-surface, non-amorphous implant |
| CN1681107A (zh) * | 2004-04-09 | 2005-10-12 | 台湾积体电路制造股份有限公司 | 集成电路晶体管与其形成方法 |
| CN101271897A (zh) * | 2007-03-20 | 2008-09-24 | 台湾积体电路制造股份有限公司 | 半导体装置 |
| CN104425282A (zh) * | 2013-09-10 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN208904025U (zh) * | 2018-09-28 | 2019-05-24 | 长江存储科技有限责任公司 | 半导体器件和集成电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109103261A (zh) | 2018-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7989297B2 (en) | Asymmetric epitaxy and application thereof | |
| US7238987B2 (en) | Lateral semiconductor device and method for producing the same | |
| US8158475B2 (en) | Gate electrodes of HVMOS devices having non-uniform doping concentrations | |
| CN103426769B (zh) | 半导体器件制造方法 | |
| US8501567B2 (en) | Manufacturing method of high voltage device | |
| CN105702582A (zh) | 晶体管的形成方法 | |
| CN105448916A (zh) | 晶体管及其形成方法 | |
| KR101781220B1 (ko) | 디프레션형 ｍｏｓ 트랜지스터를 갖는 반도체 장치 | |
| US20130270634A1 (en) | High voltage device and manufacturing method thereof | |
| CN111785774B (zh) | Bcd工艺中cmos器件及其制造方法 | |
| CN109346440B (zh) | 半导体器件的制造方法和集成电路的制造方法 | |
| TWI496219B (zh) | 金屬氧化物半導體場效應電晶體及其製造方法 | |
| TWI440181B (zh) | 高壓金屬氧化物半導體元件與製作方法 | |
| CN112466950B (zh) | 一种抗边缘漏电soi mos结构及其形成方法 | |
| CN109103261B (zh) | 半导体器件和集成电路 | |
| CN109285780B (zh) | Ldmos晶体管及其形成方法 | |
| CN101996885A (zh) | Mos晶体管及其制作方法 | |
| CN115295417A (zh) | 一种横向变掺杂高压ldmos及其制作方法 | |
| CN208904025U (zh) | 半导体器件和集成电路 | |
| US7479668B2 (en) | Source/drain extension implant process for use with short time anneals | |
| CN107919280B (zh) | 不同电压器件的集成制造方法 | |
| US10727130B2 (en) | Semiconductor device and fabrication method thereof | |
| CN112466949B (zh) | 一种bts型mosfet结构及其制备方法 | |
| CN112466951B (zh) | 一种mos器件及避免mos器件寄生晶体管开启的方法 | |
| CN105576026B (zh) | 半导体器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |