CN104425282A - 一种半导体器件的制造方法 - Google Patents
一种半导体器件的制造方法 Download PDFInfo
- Publication number
- CN104425282A CN104425282A CN201310410784.0A CN201310410784A CN104425282A CN 104425282 A CN104425282 A CN 104425282A CN 201310410784 A CN201310410784 A CN 201310410784A CN 104425282 A CN104425282 A CN 104425282A
- Authority
- CN
- China
- Prior art keywords
- ion implantation
- ldd
- implantation step
- implantation
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 238000002360 preparation method Methods 0.000 title abstract 5
- 238000000034 method Methods 0.000 claims abstract description 61
- 238000005468 ion implantation Methods 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 238000002347 injection Methods 0.000 claims abstract description 25
- 239000007924 injection Substances 0.000 claims abstract description 25
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 19
- 239000010703 silicon Substances 0.000 claims abstract description 19
- 238000002513 implantation Methods 0.000 claims abstract description 17
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 16
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 15
- 239000011574 phosphorus Substances 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims abstract description 12
- 238000000059 patterning Methods 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims abstract description 5
- 239000003795 chemical substances by application Substances 0.000 claims abstract description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 14
- 238000000137 annealing Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 230000035484 reaction time Effects 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 19
- 230000000694 effects Effects 0.000 abstract description 16
- 238000009792 diffusion process Methods 0.000 abstract description 8
- -1 phosphorus ions Chemical class 0.000 abstract description 6
- 125000006850 spacer group Chemical group 0.000 abstract description 5
- 230000001052 transient effect Effects 0.000 abstract description 5
- 230000005684 electric field Effects 0.000 abstract description 4
- 230000009286 beneficial effect Effects 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 239000007789 gas Substances 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 229920005591 polysilicon Polymers 0.000 description 13
- 150000002500 ions Chemical class 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 238000004151 rapid thermal annealing Methods 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 239000012212 insulator Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000005121 nitriding Methods 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-O phosphonium Chemical compound [PH4+] XYFCBTPGUUZFHI-UHFFFAOYSA-O 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 125000004437 phosphorous atom Chemical group 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- 229910015900 BF3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种半导体器件的制造方法，包括：提供半导体衬底；在所述半导体衬底上依次形成栅极介电层和栅极材料层；图案化所述栅极材料层和所述栅极介电层，以形成栅极；执行LDD注入；在所述半导体衬底上所述栅极的两侧形成侧墙结构；其中，所述LDD注入步骤包括第一离子注入步骤和第二离子注入步骤，先执行所述第一离子注入步骤再执行所述第二离子注入步骤或者先执行所述第二离子注入步骤再执行所述第一离子注入步骤，所述第一离子注入的离子剂包括硅或者锗；在执行LDD注入之后直接进行侧墙薄膜的热处理工艺。综上所述，本发明提出了一种新的半导体器件的制作方法，通过优化LDD离子注入以避免产生热载流子注入效应，在进行LDD离子注入的过程中，引入的Si注入或者Ge注入将产生较多的间隙，在进行磷注入的同时伴随着Si注入或者Ge注入，并且在形成侧墙薄膜之后增强了磷离子的瞬态增强扩散（TED）。减少了半导体器件中的横向电场，从而改善了热载流子注入效应。
Description
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种制作具有减少主体电流（body current）的N-MOSFET（N型金属氧化物场效应晶体管）的方法。
背景技术
集成电路尤其是超大规模集成电路中的主要器件是金属氧化物半导体（MOS）。随着半导体技术的发展，集成电路在性能和功能上的进步是突飞猛进的，并且MOS器件的几何尺寸一直在不断缩小，目前其特征尺寸已经进入纳米尺度。在MOS器件按比例缩小的过程中，漏极电压并不随之减小，这就导致源极、漏极间的沟道区存在较强的横向电场，在强电场作用下，使得载流子在运输的过程中发生碰撞电离，产生额外的电子空穴对，部分热载流子注入栅极电介质层，同时载流子在两次碰撞之间会加速到比热运动速度高出许多倍速度，因此动能很大，这些载流子被称为热载流子，所述热电子会向栅极电介质层注入，从而引起热载流子注入效应（hot carrier injection effect）。从而影响器件特性，例如，阈值电压的上升，饱和电流的下降以及载流子迁移率的下降等。尤其，对于高压半导体器件的应用，热载流子注入效应影响器件的可靠性，特别对于NMOS半导体器件。目前通常采用磷注入来形成漏区和漂移区（drift area）。
如图1A-1E所示其是现有技术中形成NMOS半导体器件的方法，首先，如图1A所示，提供半导体衬底100，在半导体衬底100具有有源区、阱以及浅沟槽隔离结构，在半导体衬底上形成栅极介电层101；接着如图1B所示，在栅极介电层101上形成多晶硅层，图案化所述多晶硅层和栅极介电层101，以阱上方形成NMOS栅极102；接着如图1C所示，在栅极102的两侧半导体衬底100上进行轻掺杂漏（LDD）磷注入，以形成轻掺杂区103；接着如图1D所示，在半导体衬底100和栅极102上形成二氧化硅和氮化硅层，采用各向异性刻蚀所述二氧化硅和氮化硅层以在栅极102的两侧形成侧墙104；接着如图1E所示，在栅极102的侧墙104两侧的半导体衬底上形成源漏区105并进行激活。
上述现有技术中，在形成NMOS半导体器件的过程中引起热载流子注入效应。
因此，需要一种新的半导体器件的制作方法，以解决NMOS半导体器件中的热载流子注入效应。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底；在所述半导体衬底上依次形成栅极介电层和栅极材料层；图案化所述栅极材料层和所述栅极介电层，以形成栅极；执行LDD注入；在所述半导体衬底上所述栅极的两侧形成侧墙结构；其中，所述LDD注入步骤包括第一离子注入步骤和第二离子注入步骤，先执行所述第一离子注入步骤再执行所述第二离子注入步骤或者先执行所述第二离子注入步骤再执行所述第一离子注入步骤，所述第一离子注入的离子剂包括硅或者锗；在执行LDD注入之后直接进行侧墙薄膜的热处理工艺。
优选地，所述第二离子注入的离子为磷。
优选地，所述LDD注入步骤为先进行磷注入然后进行硅或者锗注入。
优选地，所述LDD注入步骤为先进行硅或者锗注入然后进行磷注入。
优选地，形成所述侧墙结构的方法为化学气相沉积工艺。
优选地，所述化学气相沉积工艺的反应温度为500℃至800℃，反应时间为10分钟至10小时。
优选地，还包括在形成所述侧墙结构之后执行重离子注入以形成源漏区并进行退火的步骤。
综上所述，本发明提出了一种新的半导体器件的制作方法，通过优化LDD离子注入以避免产生热载流子注入效应，在进行LDD离子注入的过程中，引入的Si注入或者Ge注入将产生较多的间隙，在进行磷注入的同时伴随着Si注入或者Ge注入，并且在形成侧墙薄膜之后增强了磷离子的瞬态增强扩散（TED）。减少了半导体器件中的横向电场，从而改善了热载流子注入效应。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。附图中：
图1A-1E为根据现有技术制作NMOS半导体器件的相关步骤所获得的器件的剖视图；
图2A-2E为根据本发明一个实施方式制作NMOS半导体器件的相关步骤所获得的器件的剖视图；
图3为根据现有技术和本发明一个实施方式在LDD注入之后离子浓度-深度函数曲线；
图4为根据现有技术和本发明一个实施方式在形成侧墙之后形成的轻掺杂区的剖面示意图；
图5为根据本发明一个实施方式制作NMOS半导体器件的驱动电流和半导体衬底电流的特性图；
图6为根据本发明另一个实施方式制作NMOS半导体器件的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的形成浅沟槽隔离的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
为了解决现有技术中的问题，本发明提出了一种半导体器件的制作方法。参照图2A至图2E，示出根据本发明一个方面的实施例的相关步骤的剖视图。
下面结合附图2A-2E对本发明的具体实施方式做详细的说明。参照图2A至图2E，示出根据本发明一个方面的实施例的相关步骤的剖视图。
如图2A所示，提供半导体衬底200，所述半导体的衬底200中形成有阱和有源区；
半导体衬底200可包括任何半导体材料，此半导体材料可包括但不限于：Si、SiC、SiGe、SiGeC、Ge合金、GeAs、InAs、InP，以及其它III-Ⅴ或II-VI族化合物半导体。
半导体衬底200包括各种隔离结构，例如浅沟槽绝缘。半导体衬底200可以是以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。此外，半导体衬底上可以被定义有源区。
作为优选，所述半导体衬底200为Si材料层的厚度为10-100nm，优选为30-50nm。
在所述半导体衬底200中形成有阱，当所述衬底选用N型衬底，具体地，本领域技术人员选用本领域常用的N型衬底即可，接着在所述N型衬底中形成P阱，在本发明的实施例中，首先在所述N型衬底上形成P阱窗口，在所述P阱窗口中进行离子注入，然后执行退火步骤推进以形成P阱。当所述衬底选用P型衬底，具体地，本领域技术人员选用本领域常用的P型衬底即可，接着在所述P型衬底中形成N阱，在本发明的实施例中，首先在所述P型衬底上形成N阱窗口，在所述N阱窗口中进行离子注入，然后执行退火步骤推进以形成N阱。
将所述半导体衬底200划分为NMOS区域和PMOS区域，该NMOS区域和PMOS区域具有均匀掺杂的沟道区。在半导体衬底上形成栅极介电层201。
所述栅极介电层可以是氧化硅（SiO2）或氮氧化硅（SiON）。可以采用本领域技术人员所习知的氧化工艺例如炉管氧化、快速热退火氧化（RTO）、原位水蒸气氧化（ISSG）等形成氧化硅材质的栅极介质层。对氧化硅执行氮化工艺可形成氮氧化硅，其中，所述氮化工艺可以是高温温炉管氮化、快速热退火氮化或等离子体氮化，当然，还可以采用其它的氮化工艺，这里不再赘述。
利用传统沉积工艺在露出的沟道的顶部形成栅极介电层。或者，栅极介电层可以通过热氧化、氮化或氧氮化工艺形成。在形成栅极介电层时，也可以组合使用上述工艺。栅极介电层可以包括如下的任何传统电介质：SiO2、Si3N4、SiON、SiON2、诸如TiO2、Al2O3、ZrO2、HfO2、Ta2O5、La2O3的高k电介质以及包括钙钛矿型氧化物的其它类似氧化物，但不限于此。通常，高k电介质能经受高温（900℃）退火。栅极介电层也可以包括上述电介质材料的任何组合。
接着，如图2B所示，在栅极介电层201上形成多晶硅层，图案化所述多晶硅层和栅极介电层以形成NMOS栅极202。
在本发明中优选形成多晶硅栅极，多晶硅层的形成方法可选用低压化学气相淀积(LPCVD)工艺。形成所述多晶硅层的工艺条件包括：反应气体为硅烷(SiH4)，所述硅烷的流量范围可为100～200立方厘米/分钟(sccm)，如150sccm；反应腔内温度范围可为700～750摄氏度；反应腔内压力可为250～350毫毫米汞柱(mTorr)，如300mTorr；所述反应气体中还可包括缓冲气体，所述缓冲气体可为氦气(He)或氮气，所述氦气和氮气的流量范围可为5～20升/分钟(slm)，如8slm、10slm或15slm。
进行图案化，以在半导体衬底上形成多晶硅栅极，所述图案化方法为首先形成图案化的光刻胶层，以所述光刻胶层为掩膜蚀刻所述多晶硅层和栅极介电层，最后灰化去除所述光刻胶层，但是所述多晶硅栅极的图案化方法并不局限于上述示例。
然后，如图2C所示，在半导体衬底200上所述栅极202的两侧分别执行LDD离子注入，以形成轻掺杂区域203，所述形成LDD的方法可以是离子注入工艺或扩散工艺。所述LDD注入的离子类型根据将要形成的半导体器件的电性决定，即形成的器件为NMOS器件，则LDD注入工艺中掺入的杂质离子包括磷、砷、锑、铋中的一种或组合，其中优选磷，同时在进行磷离子注入之前或者之后执行硅（Si）或者锗（Ge）注入，具体的，离子注入的顺序为磷离子的注入可以在硅或者锗注入前，还可以在硅或者锗注入后。在本发明的实施例中，LDD注入包括两步离子注入步骤，包括硅（Si）或者锗（Ge）离子注入步骤和磷离子注入步骤，可以先执行硅（Si）或者锗（Ge）离子注入步骤再执行磷离子注入步骤，或者可以先执行磷离子注入步骤再执行硅（Si）或者锗（Ge）离子注入步骤。根据所需的杂质离子的浓度，离子注入工艺可以一步或多步完成。
在本发明的一具体实施例中，在半导体衬底200上所述栅极202的两侧分别执行口袋注入工艺（PKT，Pocket implantation），形成口袋区，用于防止短沟道效应。口袋注入的元素类型可以为，P型元素氟化硼或硼，N型元素磷或砷。所述口袋注入的离子类型根据将要形成的半导体器件的电性决定。
在LDD离子注入中，硅和锗的注入可以产生较多的间隙原子和空位。在LDD离子注入之后，取消常规的LDD快速热退火，则可以在多晶硅侧墙沉积之前保留这些空隙，并在侧墙形成的过程中增强磷原子的瞬态增强扩散，以产生更多的反沟道效应，补偿由于短沟道效应所引起的阈值电压下降和漏电流增强。
如图3所示，为根据现有技术和本发明一个实施方式在LDD注入之后离子浓度-深度函数曲线。横轴为半导体衬底深度值，纵轴为LDD离子注入的浓度值，曲线301为根据现有技术在LDD注入后的离子浓度-深度函数曲线，曲线302为根据本发明一个实施方式在LDD注入之后离子浓度-深度函数曲线，从图3中可以看出，本发明中的离子浓度变化比现有技术中的离子浓度变化小。
如图2D所示，对所述半导体衬底200执行完LDD注入之后在半导体衬底200上和栅极202上形成侧墙材料层，采用各向异性刻蚀工艺刻蚀所述侧墙材料层，以在半导体衬底200上栅极202的两侧形成侧墙结构204A、204B。
所述侧墙结构材料可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一个优化实施方式，所述侧墙结构为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，可以采用热处理工艺、化学气相沉积等，然后采用蚀刻方法形成侧墙结构。优选采用化学气相沉积工艺形成侧墙结构，所述化学气相沉积工艺的反应温度为500℃至800℃，反应时间为10分钟至10小时。
在栅极的每个侧壁上形成侧墙结构。侧墙结构包括氮化物、氧氮化物或它们的组合，是通过沉积和刻蚀形成的。侧墙结构可以具有不同的厚度，但从底表面开始测量，侧墙结构的厚度通常为10nm到30nm。
作为示例，在半导体衬底上还可以形成有位于栅极结构两侧且紧靠栅极结构的侧墙结构。其中，侧墙结构可以包括至少一层氧化物层和/或至少一层氮化物层。需要说明的是，侧墙结构是可选的而非必需的，其主要用于在后续进行蚀刻或离子注入时保护栅极结构的侧壁不受损伤。
可以采用干蚀刻法也可以采用湿蚀刻法形成侧墙结构。干蚀刻法能够采用基于氟化碳气体的各向异性蚀刻法。湿蚀刻法能够采用氢氟酸溶液，例如缓冲氧化物蚀刻剂或氢氟酸缓冲溶液。
干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。例如采用等离子体刻蚀，刻蚀气体可以采用基于含氟的气体。具体的，采用较低的射频能量并能产生低压和高密度的等离子体气体来实现干法刻蚀。作为一个实例，采用等离子体刻蚀的刻蚀气体的流量范围可为50立方厘米/分钟(sccm)～150立方厘米/分钟(sccm)，反应室内压力可为5毫托(mTorr)～20毫托(mTorr)。其中，干法刻蚀的刻蚀气体可以是溴化氢气体、四氟化碳气体或者三氟化氮气体，还可以通入一些添加气体，如氮气、氦气或者氧气等。
如图4所示，为根据现有技术和本发明一个实施方式在形成侧墙之后形成的轻掺杂区的剖面示意图。401为根据现有技术形成的轻掺杂区，402为根据本发明一个实施方式形成的轻掺杂区，从图3中可以看出，根据本发明的方法增强了磷原子瞬态增强扩散效应，以增强了磷的分布梯度、加大了轻掺杂区的结深，对热载流子效应大有益处。
如图2E所示，在形成所述栅极202和侧墙结构204A、204B之后，进行重离子注入工艺，以于栅极202周围的半导体衬底200中形成源极/漏极区域205。紧接着进行快速升温退火工艺，利用900至1050℃的高温来活化源极/漏极区域内的掺杂质，并同时修补在各离子注入工艺中受损的半导体衬底表面的晶格结构。此外，亦可视产品需求及功能性考量。具体地，可以通过离子注入或者扩散的方法来形成所述源漏区，作为进一步的优选，在进行离子注入或者扩散后还可以进一步包括一热退火的步骤。
所述退火步骤一般是将所述衬底置于高真空或高纯气体的保护下，加热到一定的温度进行快速升温退火(RTA)工艺，在本发明所述高纯气体优选为氮气或惰性气体，所述快速升温退火工艺步骤的温度为800-1200℃，优选为1050℃，所述热退火步骤时间为1-300s。作为进一步的优选，在本发明中选用的快速热退火，可以选用以下几种方式中的一种：脉冲激光快速退火、脉冲电子书快速退火、离子束快速退火、连续波激光快速退火以及非相干宽带光源（如卤灯、电弧灯、石墨加热）快速退火等，但并非局限于所举示例。
如图5所示，为根据本发明一个实施方式制作NMOS半导体器件的驱动电流和半导体衬底电流的特性图。横轴为半导体器件的开路电流（Idsat），纵轴半导体器件的半导体衬底电流（Iusb）。从图中可以看出，根据本发明的方法制作的半导体器件在开启状态的驱动电流（on-state drive current）增大的同时体电流（body current）减小。
参照图6，为根据本发明另一个实施方式制作NMOS半导体器件的工艺流程图，用于简要示出整个制造工艺的流程。
在步骤601中，提供半导体衬底，在半导体衬底上形成栅极介电层；
在步骤602中，在栅极介电层上形成多晶硅层，图案化所述栅极介电层和多晶硅层以形成栅极；
在步骤603中，执行LDD注入，具体的，在Ge（或者Si）注入之前或者之后进行磷离子注入；
在步骤604中，在半导体衬底上栅极的两侧形成侧墙结构；
在步骤605中，执行重离子注入，在所述栅极结构两侧形成源漏区并进行退火。
综上所述，本发明提出了一种新的半导体器件的制作方法，通过优化LDD离子注入以避免产生热载流子注入效应，在进行LDD离子注入的过程中，引入的Si植入或者Ge植入将产生较多的间隙，在进行Si植入或者Ge植入的同时伴随着磷注入，并且在形成侧墙之后增强了磷离子的瞬态增强扩散（TED）。减少了半导体器件中的横向电场，从而改善了热载流子注入效应。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。
Claims (7)
1.一种半导体器件的制造方法，包括：
提供半导体衬底；
在所述半导体衬底上依次形成栅极介电层和栅极材料层；
图案化所述栅极材料层和所述栅极介电层，以形成栅极；
执行LDD注入；
在所述半导体衬底上所述栅极的两侧形成侧墙结构；
其中，所述LDD注入步骤包括第一离子注入步骤和第二离子注入步骤，先执行所述第一离子注入步骤再执行所述第二离子注入步骤或者先执行所述第二离子注入步骤再执行所述第一离子注入步骤，所述第一离子注入的离子剂包括硅或者锗；
在执行LDD注入之后直接进行侧墙薄膜的热处理工艺。
2.根据权利要求1所述的方法，其特征在于，所述第二离子注入的离子为磷。
3.根据权利要求2所述的方法，其特征在于，所述LDD注入步骤为先进行磷注入然后进行硅或者锗注入。
4.根据权利要求2所述的方法，其特征在于，所述LDD注入步骤为先进行硅或者锗注入然后进行磷注入。
5.根据权利要求1所述的方法，其特征在于，形成所述侧墙结构的方法为化学气相沉积工艺。
6.根据权利要求5所述的方法，其特征在于，所述化学气相沉积工艺的反应温度为500℃至800℃，反应时间为10分钟至10小时。
7.根据权利要求1所述的方法，其特征在于，还包括在形成所述侧墙结构之后执行重离子注入以形成源漏区并进行退火的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310410784.0A CN104425282A (zh) | 2013-09-10 | 2013-09-10 | 一种半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310410784.0A CN104425282A (zh) | 2013-09-10 | 2013-09-10 | 一种半导体器件的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104425282A true CN104425282A (zh) | 2015-03-18 |
Family
ID=52973952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310410784.0A Pending CN104425282A (zh) | 2013-09-10 | 2013-09-10 | 一种半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104425282A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105575818A (zh) * | 2015-12-31 | 2016-05-11 | 上海华虹宏力半导体制造有限公司 | Pmos工艺方法 |
| CN108695258A (zh) * | 2017-04-11 | 2018-10-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109103261A (zh) * | 2018-09-28 | 2018-12-28 | 长江存储科技有限责任公司 | 半导体器件和集成电路 |
| CN109346440A (zh) * | 2018-09-28 | 2019-02-15 | 长江存储科技有限责任公司 | 半导体器件的制造方法和集成电路的制造方法 |
| CN112018038B (zh) * | 2020-10-27 | 2021-02-19 | 晶芯成(北京)科技有限公司 | 一种半导体器件的制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5885886A (en) * | 1996-12-26 | 1999-03-23 | Lg Semicon Co., Ltd. | Method for manufacturing semiconductor device |
| KR20080023786A (ko) * | 2006-09-12 | 2008-03-17 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조방법 |
| CN103187276A (zh) * | 2011-12-27 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | n型MOS场效应管及形成方法，半导体器件及形成方法 |
-
2013
- 2013-09-10 CN CN201310410784.0A patent/CN104425282A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5885886A (en) * | 1996-12-26 | 1999-03-23 | Lg Semicon Co., Ltd. | Method for manufacturing semiconductor device |
| KR20080023786A (ko) * | 2006-09-12 | 2008-03-17 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조방법 |
| CN103187276A (zh) * | 2011-12-27 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | n型MOS场效应管及形成方法，半导体器件及形成方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105575818A (zh) * | 2015-12-31 | 2016-05-11 | 上海华虹宏力半导体制造有限公司 | Pmos工艺方法 |
| CN108695258A (zh) * | 2017-04-11 | 2018-10-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN108695258B (zh) * | 2017-04-11 | 2020-11-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109103261A (zh) * | 2018-09-28 | 2018-12-28 | 长江存储科技有限责任公司 | 半导体器件和集成电路 |
| CN109346440A (zh) * | 2018-09-28 | 2019-02-15 | 长江存储科技有限责任公司 | 半导体器件的制造方法和集成电路的制造方法 |
| CN109346440B (zh) * | 2018-09-28 | 2021-07-06 | 长江存储科技有限责任公司 | 半导体器件的制造方法和集成电路的制造方法 |
| CN109103261B (zh) * | 2018-09-28 | 2024-03-26 | 长江存储科技有限责任公司 | 半导体器件和集成电路 |
| CN112018038B (zh) * | 2020-10-27 | 2021-02-19 | 晶芯成(北京)科技有限公司 | 一种半导体器件的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101795875B1 (ko) | 반도체 구조물 및 이의 제조 방법 | |
| US9349588B2 (en) | Method for fabricating quasi-SOI source/drain field effect transistor device | |
| US8748247B2 (en) | Fin field-effect-transistor (FET) structure and manufacturing method | |
| US6509613B1 (en) | Self-aligned floating body control for SOI device through leakage enhanced buried oxide | |
| JP2004311739A (ja) | 半導体装置の製造方法および半導体装置 | |
| CN101179076A (zh) | 半导体结构的形成方法 | |
| CN104425282A (zh) | 一种半导体器件的制造方法 | |
| CN105448726A (zh) | 鳍式场效应晶体管的形成方法 | |
| US8728894B2 (en) | Method for fabricating an NMOS transistor | |
| US20210336014A1 (en) | Semiconductor device and method for manufacturing same | |
| US10658512B2 (en) | Fin field effect transistor and fabrication method thereof | |
| US10269972B2 (en) | Fin-FET devices and fabrication methods thereof | |
| CN109755297B (zh) | 半导体器件及其制造方法 | |
| CN116504718B (zh) | 一种半导体结构的制作方法 | |
| CN109087887B (zh) | 半导体结构及其形成方法 | |
| US10043718B1 (en) | Method of fabricating semiconductor device | |
| CN103681278B (zh) | 一种pmos源漏的形成方法 | |
| CN103137491B (zh) | 用于改善应变结构的厚度均匀性的反应层 | |
| US20100123200A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN113314606A (zh) | 半导体结构及半导体结构的形成方法 | |
| CN105097530A (zh) | 一种鳍片场效应晶体管及其制作方法 | |
| CN104347413A (zh) | 一种制作FinFET半导体器件的方法 | |
| CN110867412B (zh) | Mos器件的制造方法 | |
| KR100588777B1 (ko) | 반도체 소자 및 그 제조방법 | |
| CN109524306B (zh) | 晶体管的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150318 |
|
| RJ01 | Rejection of invention patent application after publication |