CN109087887B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN109087887B
CN109087887B CN201710448434.1A CN201710448434A CN109087887B CN 109087887 B CN109087887 B CN 109087887B CN 201710448434 A CN201710448434 A CN 201710448434A CN 109087887 B CN109087887 B CN 109087887B
Authority
CN
China
Prior art keywords
region
layer
work function
amorphous silicon
gate dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710448434.1A
Other languages
English (en)
Other versions
CN109087887A (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710448434.1A priority Critical patent/CN109087887B/zh
Publication of CN109087887A publication Critical patent/CN109087887A/zh
Application granted granted Critical
Publication of CN109087887B publication Critical patent/CN109087887B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种半导体结构及其形成方法，形成方法包括：提供基底，包括第一区域、第二区域和第三区域，第一区域、第二区域和第三区域用于形成不同阈值电压的器件；在基底上形成高k栅介质层；在高k栅介质层上形成第一功函数层；在第三区域的第一功函数层上形成无定形硅层；对第一区域的高k栅介质层进行掺氮工艺；对基底进行退火处理，使第三区域的无定形硅层和第一功函数层反应形成第二功函数层；去除剩余无定形硅层。本发明通过对第一区域的高k栅介质层进行掺氮工艺的方案，以及使第三区域的无定形硅层和第一功函数层反应形成第二功函数层的方案，使第一区域、第二区域和第三区域所形成器件具有不同的阈值电压。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。
因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。
但是，引入鳍式场效应晶体管后，现有技术难以获得阈值电压不同的半导体器件。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，获得具有不同阈值电压的半导体器件。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底，包括第一区域、第二区域和第三区域，所述第一区域、第二区域和第三区域用于形成不同阈值电压的器件；在所述基底上形成高k栅介质层；在所述高k栅介质层上形成第一功函数层；在所述第三区域的第一功函数层上形成无定形硅层；对所述第一区域的高k栅介质层进行掺氮工艺；对所述基底进行退火处理，使所述第三区域的无定形硅层和第一功函数层反应，形成第二功函数层；形成所述第二功函数后，去除剩余无定形硅层。
可选的，所述第一功函数层的材料为TiN或TaN。
可选的，所述第一功函数层的厚度为
Figure BDA0001321829360000021
至
Figure BDA0001321829360000022
可选的，所述第二功函数的材料为TiSiN或TaSiN。
可选的，所述无定形硅层的厚度为
Figure BDA0001321829360000023
至
Figure BDA0001321829360000024
可选的，所述第一区域、第二区域和第三区域均用于形成N型器件；或者，所述第一区域、第二区域和第三区域均用于形成P型器件。
可选的，所述掺氮工艺为等离子体氮化工艺或离子注入工艺。
可选的，所述掺氮工艺为等离子体氮化工艺，所述等离子体氮化工艺的参数包括：功率为600瓦至1000瓦，压强为10毫托至30毫托，工艺时间为10秒至30秒，反应气体为氮气，辅助气体为氦气，氮气的气体流量为50每分钟标准毫升至120每分钟标准毫升，氦气的气体流量为80每分钟标准毫升至150每分钟标准毫升。
可选的，所述掺氮工艺为离子注入工艺，所述离子注入工艺的参数包括：注入离子为N离子，注入能量为0.5KeV至5KeV，注入剂量为1E14原子每平方厘米至1E18原子每平方厘米。
可选的，所述退火处理的工艺为尖峰退火工艺或激光退火工。
可选的，所述退火处理的工艺为尖峰退火工艺，所述尖峰退火工艺的参数包括：退火温度为800摄氏度至1050摄氏度，工艺压强为一个大气压。
可选的，所述退火处理的工艺为激光退火工艺，所述激光退火工艺的参数包括：退火温度为950摄氏度至1200摄氏度，工艺压强为一个大气压。
可选的，形成所述无定形硅层的步骤中，所述无定形硅层还位于所述第一区域和第二区域的第一功函数层上。
可选的，在形成所述无定形硅层之后，对所述第一区域的高k栅介质层进行掺氮工艺。
可选的，对所述第一区域的高k栅介质层进行掺氮工艺之前，还包括步骤：去除所述第一区域的无定形硅层。
可选的，对所述基底进行退火处理之前，还包括步骤：去除所述第二区域的无定形硅层。
可选的，去除所述无定形硅层的工艺为湿法刻蚀工艺，所述湿法刻蚀工艺所采用的刻蚀溶液为氢氧化铵溶液。
相应的，本发明还提供一种半导体结构，包括：基底，包括第一区域、第二区域和第三区域，所述第一区域、第二区域和第三区域用于形成不同阈值电压的器件；高k栅介质层，位于所述基底上；第一功函数层，位于所述第一区域和第二区域的高k栅介质层上，且所述第一区域的第一功函数层和高k栅介质层的界面处具有氮离子；第二功函数层，位于所述第三区域的高k栅介质层上，所述第二功函数层为所述第一功函数层材料与无定形硅反应所形成。
可选的，所述第一功函数层的材料为TiN或TaN。
可选的，所述第二功函数的材料为TiSiN或TaSiN。
与现有技术相比，本发明的技术方案具有以下优点：
在高k栅介质层上形成第一功函数层，在第三区域的第一功函数层上形成无定形硅层，通过对第一区域的高k栅介质层进行掺氮工艺，使所述第一区域的高k栅介质层和第一功函数层的界面处(Interface)具有氮离子，此外，通过退火处理使所述第三区域的无定形硅层和第一功函数层反应，以形成第二功函数层，从而使所述第一区域、第二区域和第三区域所形成的器件具有不同的阈值电压。
可选方案中，形成所述无定形硅层的步骤中，所述无定形硅层还位于所述第一区域和第二区域的第一功函数层上，因此在对所述第一区域的高k栅介质层进行掺氮工艺的过程中，所述第二区域和第三区域的无定形硅层还可以起到保护高k栅介质层的作用，从而避免对所述第二区域和第三区域所对应器件的性能产生不良影响。
附图说明
图1至图9是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图；
图10是高k栅介质层在掺氮工艺和未进行掺氮工艺情况下的平带电压散点图。
具体实施方式
由背景技术可知，引入鳍式场效应晶体管后，难以获得阈值电压不同的半导体器件。分析其原因在于：
在半导体制造工艺中，为了满足不同的器件需求，需形成具有不同阈值电压的半导体器件，例如：输入输出(IO，Input Output)晶体管、高阈值电压(HVT，High VT)晶体管、标准阈值电压(SVT，Standard VT)晶体管、低阈值电压(LVT，Low VT)晶体管和超低阈值电压(ULVT，Ultra-low VT)晶体管等。目前主要通过以下方法调节阈值电压：形成鳍部后，对不同区域的鳍部进行不同的阈值电压离子掺杂(Vt Implant)工艺；或者，形成不同厚度的功函数层；或者，对功函数层进行不同的离子掺杂工艺，以调节不同区域功函数层的功函数值，通过以上方法以满足不同区域的阈值电压需求。
但是，在同一阈值电压离子掺杂工艺中，容易发生注入剂量流失(Doping Loss)的现象，且难以保证离子掺杂工艺效果的均一性，例如离子扩散程度、注入深度、注入剂量的流失程度等，从而容易导致半导体器件的实际性能发生偏移；且随着集成电路特征尺寸持续减小，鳍部的宽度尺寸逐渐减小，注入剂量流失的问题也越严重。
为了改善注入剂量流失的问题，需增加离子掺杂工艺的注入剂量，但相应又会造成对鳍部的注入损伤(Implant Damage)，从而导致形成具有不同阈值电压的半导体器件的工艺受到限制。因此，亟需提供一种新的半导体结构的形成方法，以获得具有不同阈值电压的半导体器件。
为了解决所述技术问题，本发明通过对第一区域的高k栅介质层进行掺氮工艺，使所述第一区域的高k栅介质层和第一功函数层的界面处具有氮离子，且使第三区域的第一功函数层与位于所述第一功函数层上的无定形硅层进行反应以形成第二功函数层，从而使所述第一区域、第二区域和第三区域所形成的器件具有不同的阈值电压。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图9是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图1，提供基底(未标示)，包括第一区域I、第二区域II和第三区域III，所述第一区域I、第二区域II和第三区域III用于形成不同阈值电压(Vt)的器件。
所述基底为后续形成半导体结构提供工艺平台。
本实施例中，所述基底用于形成鳍式场效应晶体管，所述基底包括衬底100以及位于衬底100上分立的鳍部110。
在其他实施例中，所述基底还可以用于形成平面晶体管，所述基底相应为平面基底。
本实施例中，所述衬底100为硅衬底。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。
所述鳍部110的材料与所述衬底100的材料相同。本实施例中，所述鳍部110的材料为硅。在其他实施例中，所述鳍部的材料还可以是锗、锗化硅、碳化硅、砷化镓或镓化铟。
本实施例中，所述基底用于形成相同掺杂类型的器件，也就是说，所述第一区域I、第二区域II和第三区域III均用于形成N型器件，或者所述第一区域I、第二区域II和第三区域III均用于形成P型器件。
其中，所述第一区域I、第二区域II和第三区域III所形成器件的阈值电压不同。本实施例中，所述第一区域I、第二区域II和第三区域III的器件可以为输入输出晶体管、高阈值电压晶体管、标准阈值电压晶体管、低阈值电压晶体管和超低阈值电压晶体管中的任意三种。
需要说明的是，所述衬底100上形成有隔离结构(STI)101，所述隔离结构101的顶部低于所述鳍部110顶部。
所述隔离结构101用于对相邻器件起到隔离作用，还用于对相邻鳍部110起到隔离作用。本实施例中，所述隔离结构101的材料为氧化硅。在其他实施例中，所述隔离结构的材料还可以为氮化硅或氮氧化硅。
参考图2，在所述基底(未标示)上形成高k栅介质层120。
通过采用高k栅介质层120材料代替传统的二氧化硅栅介质材料，从而克服由鳍式场效应晶体管特征尺寸不断缩小所引起的漏电流问题。
所述高k栅介质层120的材料为相对介电常数大于氧化硅相对介电常数的栅介质材料。本实施例中，所述高k栅介质层120的材料为HfO2。在其他实施例中，所述高k栅介质层的材料还可以为HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO2或Al2O3。
具体地，所述高k栅介质层120横跨所述鳍部110，且覆盖所述鳍部110的部分顶部表面和侧壁表面。
本实施例中，形成所述高k栅介质层120的工艺为原子层沉积工艺，所述高k栅介质层120还形成于部分所述隔离结构101顶部。
需要说明的是，形成所述高k栅介质层120之前，还包括步骤：在所述鳍部110表面形成界面层(IL，Interfacial Layer)(图未示)。相应的，所述界面层位于所述鳍部110和所述高k栅介质层120之间。
一方面，所述界面层用于作为所形成半导体器件栅介质层的一部分；另一方面，所述界面层用于为形成所述高k栅介质层120提供良好的界面基础，从而提高所形成高k栅介质层120的质量，减小所述高k栅介质层120与所述鳍部110之间的界面态密度，且避免所述高k栅介质层120与所述鳍部110直接接触造成的不良影响。
本实施例中，采用热氧化工艺形成所述界面层，所述鳍部110的材料为硅，相应的，所述界面层的材料为氧化硅。在另一实施例中，所述界面层的材料还可以为氮氧化硅。
在其他实施例中，根据实际工艺需求，还可以不形成所述界面层。
参考图3，在所述高k栅介质层120上形成第一功函数层200。
所述第一功函数层200用于作为所述第一区域I和第二区域II所对应器件的功函数层(Work Function Layer)，还用于为后续形成所述第三区域III所对应器件的功函数层提供工艺基础。
此外，后续步骤还包括在所述第一功函数层200上形成无定形硅(a-Si)层，在去除所述无定形硅层的工艺过程中，所述第一功函数层200还用于对所述高k栅介质层120起到保护作用，从而避免对所形成器件的性能产生不良影响。
本实施例中，所述第一功函数层200的材料为TiN。在其他实施例中，所述第一功函数层的材料还可以为TaN。
需要说明的是，后续通过对所述第一区域I的高k栅介质层120进行掺氮工艺的方式，以调节所述第一区域I所对应器件的阈值电压，通过将所述第三区域III的第一功函数层200进行材料转换的方式，以调节所述第一区域I所对应器件的阈值电压，因此所述第一功函数层200的厚度根据所述第二区域II所对应器件的阈值电压而定。
此外，后续对所述第一区域I的高k栅介质层120进行掺氮工艺时，氮离子需穿透所述第一功函数层200进入所述高k栅介质层120内，因此所述第一功函数层200的厚度不能过大。
所以，本实施例中，所述第一功函数层200的厚度为
Figure BDA0001321829360000071
至
Figure BDA0001321829360000072
参考图4，在所述第三区域III的第一功函数层200上形成无定形硅层300。
所述无定形硅层300用于后续与所述第三区域III的第一功函数层200进行反应，从而形成材料与所述第一功函数层200不同的第二功函数层，进而调节所述第三区域III所对应器件的阈值电压。
需要说明的是，为了降低形成所述无定形硅层300的工艺难度，所述无定形硅层300还位于所述第一区域I和第二区域II的第一功函数层200上。
其中，通过使所述无定形硅层300还位于所述第一区域I和第二区域II的第一功函数层200上的方案，在后续对所述第一区域I的高k栅介质层120进行掺氮工艺的过程中，所述无定形硅层300不仅对所述第三区域III的高k栅介质层120起到保护作用，还对所述第二区域II的高k栅介质层120起到保护作用，从而避免所述掺氮工艺对所述第二区域II和第三区域III所对应器件的性能产生不良影响。
还需要说明的是，所述无定形硅层300的厚度不宜过小，也不宜过大。如果所述无定形硅层300的厚度过小，容易引起所述无定形硅层300与所述第三区域III的第一功函数层200反应不充分的问题，从而导致所述第三区域III所对应器件的阈值电压发生偏移；如果所述无定形硅层300的厚度过大，不仅造成材料的浪费，且还容易增加后续去除所述无定形硅层300的工艺难度。为此，本实施例中，所述无定形硅层300的厚度为
Figure BDA0001321829360000081
至
Figure BDA0001321829360000082
结合参考图5和图6，对所述第一区域I的高k栅介质层120进行掺氮工艺125(如图6所示)。
通过所述掺氮工艺125，从而在第一区域I的高k栅介质层120和第一功函数层200的界面处形成偶极子(Dipole)，使所述高k栅介质层120的平带电压(Vfb)发生改变，进而改变所述第一区域I所对应器件的阈值电压。
也就是说，所述掺氮工艺125将氮离子掺杂至所述第一区域I的高k栅介质层120和第一功函数层200的界面处。
具体地，通过所述掺氮工艺125，当所形成的器件为N型器件时，能够增加所述N型器件的阈值电压，当所形成的器件为P型器件时，则降低所述P型器件的阈值电压。
本实施例中，在形成所述无定形硅层300之后，对所述第一区域I的高k栅介质层120进行掺氮工艺125。
在其他实施例中，还可以在形成所述无定形硅层之前进行所述掺氮工艺。但是，相应需通过退火处理，使氮离子扩散至所述高k栅介质层和第一功函数层的界面处。
结合参考图5，本实施例中，对所述第一区域I的高k栅介质层120进行掺氮工艺125之前，还包括步骤：去除所述第一区域I的无定形硅层300。
具体地，在所述第二区域II和第三区域III形成第一光刻胶层400，所述第一光刻胶层400覆盖所述无定形硅层300；以所述第一光刻胶层400为掩膜，刻蚀去除所述第一区域I的无定形硅层300；去除所述第一光刻胶层400。
本实施例中，为了改善离子损伤(Plasma Damage)的问题，采用湿法刻蚀工艺，去除所述第一区域I的无定形硅层300；相应的，所述湿法刻蚀工艺所采用的刻蚀溶液为氢氧化铵溶液。
其中，所述湿法刻蚀工艺的具体参数根据所述无定形硅层300的厚度而定。
本实施例中，所述湿法刻蚀工艺的参数包括：氢氧化铵和水的体积比为1:10至20:1，氢氧化铵溶液的溶液温度为25摄氏度至80摄氏度，工艺时间为2分钟至100分钟。
在其他实施例中，还可以采用干法刻蚀、或干法和湿法相结合的工艺，去除所述第一区域的无定形硅层。
因此，在所述掺氮工艺125的过程中，所述第二区域II和第三区域III的第一功函数层200被所述无定形硅层300所覆盖，从而能够对所述第二区域II和第三区域III的第一功函数层200起到保护作用。
本实施例中，所述掺氮工艺125为等离子体氮化工艺(Decoupled PlasmaNitridation，DPN)。
所述掺氮工艺125用于调节所述第一区域I所对应器件的阈值电压，因此所述等离子体氮化工艺的参数根据所述第一区域I所对应器件的阈值电压而定。
具体地，所述等离子体氮化工艺的参数包括：功率为600瓦至1000瓦，压强为10毫托至30毫托，工艺时间为10秒至30秒，反应气体为氮气，辅助气体为氦气，氮气的气体流量为50每分钟标准毫升至120每分钟标准毫升，氦气的气体流量为80每分钟标准毫升至150每分钟标准毫升。
需要说明的是，由于当光刻胶材料暴露在等离子体氮化工艺的等离子体中时，容易引起污染问题，因此所述等离子体氮化工艺不能采用光刻胶材料。所以，实施例中，采用无掩膜的方式进行所述等离子体氮化工艺，且剩余无定形硅层300在所述等离子体氮化工艺过程中，能够起到掩膜的作用。
还需要说明的是，所述第一功函数层200的厚度为
Figure BDA0001321829360000101
至
Figure BDA0001321829360000102
所述第一功函数层200的厚度较小，因此对所述掺氮工艺125的影响较小，即氮离子能够穿透所述第一功函数层200，从而掺杂至所述第一区域I的高k栅介质层120和第一功函数层200的界面处。
在其他实施例中，所述掺氮工艺还可以为离子注入工艺。具体地，所述掺氮工艺的步骤包括：在所述第二区域和第三区域形成第二光刻胶层，所述第二光刻胶层覆盖所述无定形硅层；以所述第二光刻胶层为掩膜，对所述第一区域的高k栅介质层和第一功函数层200的界面处进行离子注入工艺；去除所述第二光刻胶层。
相应的，根据所述第一区域所对应器件的阈值电压要求，所述离子注入工艺的参数包括：注入离子为N离子，注入能量为0.5KeV至5KeV，注入剂量为1E14原子每平方厘米至1E18原子每平方厘米。
结合参考图7和图8，对所述基底(未标示)进行退火处理350(如图8所示)，使所述第三区域III的无定形硅层300和第一功函数层200(如图7所示)反应，形成第二功函数层210(如图8所示)。
所述第二功函数层210作为所述第三区域III所对应器件的功函数层，用于调节所述第三区域III所对应器件的阈值电压。
结合参考图7，需要说明的是，所述第二区域II的第一功函数层200上形成有所述无定形硅层300，为了防止将所述第二区域II的第一功函数层200转化为第二功函数层210，在对所述基底进行退火处理350之前，还包括步骤：去除所述第二区域II的无定形硅层300。
具体地，去除所述第二区域II的无定形硅层300的步骤包括：在所述第一区域I和第三区域III形成第三光刻胶层410(如图7所示)，所述第三光刻胶层410覆盖所述第一区域I的第一功函数层200、以及所述第三区域III的无定形硅层300；以所述第三光刻胶层410为掩膜，刻蚀去除所述第二区域II的无定形硅层300；去除所述第三光刻胶层410。
本实施例中，为了改善离子损伤的问题，采用湿法刻蚀工艺，去除所述第二区域II的无定形硅层300；相应的，所述湿法刻蚀工艺所采用的刻蚀溶液为氢氧化铵溶液。
本实施例中，所述湿法刻蚀工艺的参数包括：氢氧化铵和水的体积比为1:10至20:1，氢氧化铵溶液的溶液温度为25摄氏度至80摄氏度，工艺时间为2分钟至100分钟。
在其他实施例中，还可以采用干法刻蚀、或干法和湿法相结合的工艺，去除所述第二区域的无定形硅层。
因此，在所述退火处理350的过程中，仅所述第三区域III的无定形硅层300与所述第一功函数层200进行反应。
本实施例中，所述退火处理350的工艺为尖峰退火(Spike Anneal)工艺，所述尖峰退火的工艺压强为一个大气压。
需要说明的是，所述尖峰退火工艺的退火温度不宜过低，也不宜过高，如果所述退火温度过低，容易导致所述第三区域III的无定形硅层300与所述第一功函数层200反应不充分，从而导致所述第三区域III所对应器件的阈值电压发生偏移；如果所述退火温度过高，则容易对所述基底内已有掺杂离子的分布造成不良影响，且还容易引起热预算(Thermal Budget)过大的问题。为此，本实施例中，所述尖峰退火工艺的退火温度为800摄氏度至1050摄氏度。
在其他实施例中，所述退火处理的工艺还可以为激光退火工艺(Laser Anneal)。相应的，所述激光退火工艺的参数包括：退火温度为950摄氏度至1200摄氏度，工艺压强为一个大气压。
本实施例中，所述第一功函数层200的材料为TiN，相应的，所述第二功函数层210的材料为TiSiN。在其他实施例中，当所述第一功函数层的材料为TaN时，所述第二功函数层的材料相应为TaSiN。
相应的，通过将所述第三区域III的第一功函数层200经反应转化成第二功函数层210的方式，当所形成的器件为N型器件时，则能够降低所述N型器件的阈值电压，当所形成的器件为P型器件时，则增加所述P型器件的阈值电压。
参考图9，形成所述第二功函数层210后，去除剩余无定形硅层300(如图8所示)。
具体地，去除所述第三区域III的无定形硅层300。
通过去除所述第三区域III的剩余无定形硅层300，从而避免所述第三区域III所对应器件引入不必要的膜层，进而避免对所述第三区域III所对应器件的电学性能产生不良影响。
本实施例中，为了改善离子损伤的问题，采用湿法刻蚀工艺，去除所述第三区域III的无定形硅层300；相应的，所述湿法刻蚀工艺所采用的刻蚀溶液为氢氧化铵溶液。
本实施例中，所述湿法刻蚀工艺的参数包括：氢氧化铵和水的体积比为1:10至20:1，氢氧化铵溶液的溶液温度为25摄氏度至80摄氏度，工艺时间为2分钟至100分钟。
在其他实施例中，还可以采用干法刻蚀、或干法和湿法相结合的工艺，去除所述第三区域的无定形硅层。
需要说明的是，根据实际工艺需求，在去除所述第三区域III的无定形硅层300后，还可以在所述第一区域I和第二区域II的第一功函数层200上、以及所述第三区域III的第二功函数层210上形成实际所需的其他功能层，本发明在此不再赘述。
结合参考图10，示出了高k栅介质层在掺氮工艺和未进行掺氮工艺情况下的平带电压散点图，横坐标表示高k栅介质层的等效厚度(EOT)
Figure BDA0001321829360000121
纵坐标表示高k栅介质层的平带电压(Vfb)(V)，虚线框A表示经历了掺氮工艺的高k栅介质层所对应的平带电压，虚线框B表示未进行掺氮工艺的高k栅介质层所对应的平带电压，由图可知，相比未进行掺氮工艺的情况，当高k栅介质层经过掺氮工艺后，所述高k栅介质层的平带电压可以增加100mV。
本实施例中，所述第一区域I的高k栅介质层120经历了掺氮工艺125(如图6所示)，因此所述第一区域I的高k栅介质层120的平带电压发生改变，从而改变所述第一区域I所对应器件的阈值电压。
此外，所述第三区域III的第二功函数层210通过第一功函数层200与无定形硅层300反应所形成，所述第二功函数层210与所述第一功函数层200的功函数不同。
综上，当所形成的器件为N型器件时，所述第一区域I、第二区域II和第三区域III中N型器件的阈值电压由高至低的排序为：第一区域I、第二区域II、第三区域III；当所形成的器件为P型器件时，所述第一区域I、第二区域II和第三区域III中P型器件的阈值电压由高至低的排序为：第三区域III、第二区域II、第一区域I，从而获得了具有不同阈值电压的半导体器件，且可以避免所述鳍部110受到注入损伤的问题。
相应的，本发明还提供一种半导体结构。
继续参考图9，所述半导体结构包括：
基底(未标示)，包括第一区域I、第二区域II和第三区域III，所述第一区域I、第二区域II和第三区域III用于形成不同阈值电压的器件；高k栅介质层120，位于所述基底上；第一功函数层200，位于所述第一区域I和第二区域II的高k栅介质层120上，且所述第一区域I的第一功函数层200和高k栅介质层120的界面处具有氮离子；第二功函数层210，位于所述第三区域III的高k栅介质层120上，所述第二功函数层210为所述第一功函数层200材料与无定形硅反应所形成。
本实施例中，所述半导体结构为鳍式场效应晶体管，所述基底包括衬底100以及位于衬底100上分立的鳍部110。
在其他实施例中，所述半导体结构还可以为平面晶体管，所述基底相应为平面基底。
本实施例中，所述衬底100为硅衬底。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。
所述鳍部110的材料与所述衬底100的材料相同。本实施例中，所述鳍部110的材料为硅。在其他实施例中，所述鳍部的材料还可以是锗、锗化硅、碳化硅、砷化镓或镓化铟。
本实施例中，所述基底用于形成相同掺杂类型的器件，也就是说，所述第一区域I、第二区域II和第三区域III的器件均为N型器件，或者所述第一区域I、第二区域II和第三区域III的器件均为P型器件。
其中，所述第一区域I、第二区域II和第三区域III所对应器件的阈值电压不同。本实施例中，所述第一区域I、第二区域II和第三区域III的器件可以为输入输出晶体管、高阈值电压晶体管、标准阈值电压晶体管、低阈值电压晶体管和超低阈值电压晶体管中的任意三种。
需要说明的是，所述半导体结构还包括：位于所述衬底100上的隔离结构101，所述隔离结构101的顶部低于所述鳍部110顶部。
所述隔离结构101用于对相邻器件起到隔离作用，还用于对相邻鳍部110起到隔离作用。本实施例中，所述隔离结构101的材料为氧化硅。在其他实施例中，所述隔离结构的材料还可以为氮化硅或氮氧化硅。
通过采用高k栅介质层120材料代替传统的二氧化硅栅介质材料，从而克服由鳍式场效应晶体管特征尺寸不断缩小所引起的漏电流问题。
所述高k栅介质层120的材料为相对介电常数大于氧化硅相对介电常数的栅介质材料。本实施例中，所述高k栅介质层120的材料为HfO2。在其他实施例中，所述高k栅介质层的材料还可以为HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO2或Al2O3。
具体地，所述高k栅介质层120横跨所述鳍部110，且覆盖所述鳍部110的部分顶部表面和侧壁表面。
本实施例中，所述高k栅介质层120还位于部分所述隔离结构101顶部。
需要说明的是，所述半导体结构还包括：位于所述鳍部110和所述高k栅介质层120之间的界面层(图未示)。
一方面，所述界面层用于作为所述器件中栅介质层的一部分；另一方面，所述界面层用于为所述高k栅介质层120的形成提供良好的界面基础，从而提高所述高k栅介质层120的形成质量，减小所述高k栅介质层120与所述鳍部110之间的界面态密度，且避免所述高k栅介质层120与所述鳍部110直接接触造成的不良影响。
本实施例中，所述界面层的材料为氧化硅。在另一实施例中，所述界面层的材料还可以为氮氧化硅。
在其他实施例中，根据实际工艺需求，所述半导体结构还可以不具有所述界面层。
所述第一区域I的高k栅介质层120和第一功函数层200界面处具有氮离子，因此所述第一区域I的高k栅介质层120和第一功函数层200界面处形成有偶极子，从而使所述高k栅介质层120的平带电压发生改变，进而改变所述第一区域I所对应器件的阈值电压。
具体地，相比所述界面处不具有氮离子的情况，当所述第一区域I的器件为N型器件时，能够增加所述N型器件的阈值电压，当所述第一区域I的器件为P型器件时，则降低所述P型器件的阈值电压。
所述第一功函数层200用于作为所述第一区域I和第二区域II所对应器件的功函数层(Work Function Layer)。
本实施例中，所述第一功函数层200的材料为TiN。在其他实施例中，所述第一功函数层的材料还可以为TaN。
需要说明的是，由于所述第一区域I器件的阈值电压通过使所述第一区域I的高k栅介质层120和第一功函数层200界面处具有氮离子的方式实现调节，因此所述第一功函数层200的厚度根据所述第二区域II所对应器件的阈值电压而定。本实施例中，所述第一功函数层200的厚度为
Figure BDA0001321829360000151
至
Figure BDA0001321829360000152
所述第二功函数层210作为所述第三区域III所对应器件的功函数层，用于调节所述第三区域III所对应器件的阈值电压。
所述第二功函数层210为所述第一功函数层200材料与无定形硅反应的方式所形成，因此相比采用所述第一功函数层200作为所述第三区域III功函数层的方案，当所述第三区域III的器件为N型器件时，则能够降低所述N型器件的阈值电压，当所述第三区域III的器件为P型器件时，则增加所述P型器件的阈值电压。
本实施例中，所述第一功函数层200的材料为TiN，相应的，所述第二功函数层210的材料为TiSiN。在其他实施例中，当所述第一功函数层的材料为TaN时，所述第二功函数层的材料相应为TaSiN。
综上，当所述第一区域I、第二区域II和第三区域III的器件为N型器件时，所述第一区域I、第二区域II和第三区域III中N型器件的阈值电压由高至低的排序为：第一区域I、第二区域II、第三区域III；当所述第一区域I、第二区域II和第三区域III的器件为P型器件时，所述第一区域I、第二区域II和第三区域III中P型器件的阈值电压由高至低的排序为：第三区域III、第二区域II、第一区域I，从而获得了具有不同阈值电压的半导体器件，且可以避免所述鳍部110受到注入损伤的问题。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (13)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，包括第一区域、第二区域和第三区域，所述第一区域、第二区域和第三区域用于形成不同阈值电压的器件；
在所述基底上形成高k栅介质层；
在所述高k栅介质层上形成第一功函数层；
在所述第三区域的第一功函数层上形成无定形硅层，形成所述无定形硅层的步骤中，所述无定形硅层还位于所述第一区域和第二区域的第一功函数层上；
在形成所述无定形硅层之后，对所述第一区域的高k栅介质层进行掺氮工艺，所述掺氮工艺将氮离子掺杂至所述第一区域的高k栅介质层和第一功函数层的界面处；
对所述基底进行退火处理，使所述第三区域的无定形硅层和第一功函数层反应，形成第二功函数层；
形成所述第二功函数层后，去除剩余无定形硅层；
对所述第一区域的高k栅介质层进行掺氮工艺之前，还包括步骤：去除所述第一区域的无定形硅层
对所述基底进行退火处理之前，还包括步骤：去除所述第二区域的无定形硅层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一功函数层的材料为TiN或TaN。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一功函数层的厚度为
Figure FDA0002919588560000011
至
Figure FDA0002919588560000012
4.如权利要求1或2所述的半导体结构的形成方法，其特征在于，所述第二功函数的材料为TiSiN或TaSiN。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述无定形硅层的厚度为
Figure FDA0002919588560000013
至
Figure FDA0002919588560000014
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一区域、第二区域和第三区域均用于形成N型器件；
或者，所述第一区域、第二区域和第三区域均用于形成P型器件。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述掺氮工艺为等离子体氮化工艺或离子注入工艺。
8.如权利要求1或7所述的半导体结构的形成方法，其特征在于，所述掺氮工艺为等离子体氮化工艺，所述等离子体氮化工艺的参数包括：功率为600瓦至1000瓦，压强为10毫托至30毫托，工艺时间为10秒至30秒，反应气体为氮气，辅助气体为氦气，氮气的气体流量为50每分钟标准毫升至120每分钟标准毫升，氦气的气体流量为80每分钟标准毫升至150每分钟标准毫升。
9.如权利要求1或7所述的半导体结构的形成方法，其特征在于，所述掺氮工艺为离子注入工艺，所述离子注入工艺的参数包括：注入离子为N离子，注入能量为0.5KeV至5KeV，注入剂量为1E14原子每平方厘米至1E18原子每平方厘米。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述退火处理的工艺为尖峰退火工艺或激光退火工艺。
11.如权利要求1或10所述的半导体结构的形成方法，其特征在于，所述退火处理的工艺为尖峰退火工艺，所述尖峰退火工艺的参数包括：退火温度为800摄氏度至1050摄氏度，工艺压强为一个大气压。
12.如权利要求1或10所述的半导体结构的形成方法，其特征在于，所述退火处理的工艺为激光退火工艺，所述激光退火工艺的参数包括：退火温度为950摄氏度至1200摄氏度，工艺压强为一个大气压。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述无定形硅层的工艺为湿法刻蚀工艺，所述湿法刻蚀工艺所采用的刻蚀溶液为氢氧化铵溶液。
CN201710448434.1A 2017-06-14 2017-06-14 半导体结构及其形成方法 Active CN109087887B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710448434.1A CN109087887B (zh) 2017-06-14 2017-06-14 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710448434.1A CN109087887B (zh) 2017-06-14 2017-06-14 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN109087887A CN109087887A (zh) 2018-12-25
CN109087887B true CN109087887B (zh) 2021-04-02

Family

ID=64838874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710448434.1A Active CN109087887B (zh) 2017-06-14 2017-06-14 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN109087887B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110164878B (zh) * 2019-06-10 2022-05-03 惠科股份有限公司 阵列基板及其制备方法
CN113078064A (zh) * 2020-01-06 2021-07-06 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN113782440A (zh) * 2021-08-31 2021-12-10 上海华力集成电路制造有限公司 FinFET的阈值电压调节方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7071086B2 (en) * 2003-04-23 2006-07-04 Advanced Micro Devices, Inc. Method of forming a metal gate structure with tuning of work function by silicon incorporation
US8188551B2 (en) * 2005-09-30 2012-05-29 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
CN101877311B (zh) * 2010-06-30 2012-03-21 复旦大学 一种调节TiN金属栅功函数的方法
CN105826372B (zh) * 2015-01-06 2018-12-21 中芯国际集成电路制造(上海)有限公司 FinFET器件及其形成方法
US9490255B1 (en) * 2015-12-01 2016-11-08 International Business Machines Corporation Complementary metal oxide semiconductor replacement gate high-k metal gate devices with work function adjustments

Also Published As

Publication number Publication date
CN109087887A (zh) 2018-12-25

Similar Documents

Publication Publication Date Title
US20200152792A1 (en) Semiconductor Structure and Methods of Forming Same
US20200365702A1 (en) Asymmetric high-k dielectric for reducing gate induced drain leakage
US6921691B1 (en) Transistor with dopant-bearing metal in source and drain
US8980719B2 (en) Methods for doping fin field-effect transistors
US8329566B2 (en) Method of manufacturing a high-performance semiconductor device
CN107785422B (zh) 半导体结构及其制造方法
CN109148578B (zh) 半导体结构及其形成方法
EP3190611A1 (en) Semiconductor device and fabrication method thereof
CN110265301B (zh) 半导体结构及其形成方法
CN109087887B (zh) 半导体结构及其形成方法
CN106952810B (zh) 半导体结构的制造方法
CN110957220B (zh) 半导体结构及其形成方法
US9960246B2 (en) Semiconductor structure with insertion layer and method for manufacturing the same
US10658512B2 (en) Fin field effect transistor and fabrication method thereof
US20210336014A1 (en) Semiconductor device and method for manufacturing same
US10269972B2 (en) Fin-FET devices and fabrication methods thereof
CN108122760B (zh) 半导体结构及其形成方法
CN107481932B (zh) 半导体结构的制造方法
CN108695375A (zh) 半导体结构及其形成方法
CN109309088B (zh) 半导体结构及其形成方法
CN108987248B (zh) 半导体结构及其形成方法
CN106847695A (zh) 鳍式场效应管的形成方法
CN109003976B (zh) 半导体结构及其形成方法
CN109285876B (zh) 半导体结构及其形成方法
US10770555B2 (en) Semiconductor device and method for forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant