CN101877311B - 一种调节TiN金属栅功函数的方法 - Google Patents
一种调节TiN金属栅功函数的方法 Download PDFInfo
- Publication number
- CN101877311B CN101877311B CN2010102137477A CN201010213747A CN101877311B CN 101877311 B CN101877311 B CN 101877311B CN 2010102137477 A CN2010102137477 A CN 2010102137477A CN 201010213747 A CN201010213747 A CN 201010213747A CN 101877311 B CN101877311 B CN 101877311B
- Authority
- CN
- China
- Prior art keywords
- tin
- sample
- work function
- metal gate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于微电子技术领域,具体为一种有效调制TiN金属栅功函数的方法。该方法包括在已经形成栅介质层的样品上进行光刻,形成图形,然后淀积TiN做金属性栅极,再在TiN薄膜上淀积Yb,最后在Yb上淀积TiN薄膜作覆盖层防止Yb被氧化;再对样品进行光刻胶剥离处理,最终形成具有一定图形的TiN/Yb//TiN /栅介质层/衬底Si结构样品,然后对样品进行快速热退火,在热的作用下,TiN/Yb//TiN叠层结构将发生一定变化,使得栅极的功函数发生相应变化。该方法通过Yb的引入实现TiN金属栅功函数的有效调制,使其对应的费米能级能够接近衬底硅的导带底,同时又具有工艺简单的优点。
Description
技术领域
本发明属于微电子技术领域,具体涉及一种有效调节TiN金属栅功函数的方法。
背景技术
在CMOS集成电路工艺中,随着器件尺寸的不断缩小要求栅介质厚度不断减薄,而栅极漏电流则随着栅介质厚度的减薄呈指数增大,这就使得高K介质材料的使用成为必然。而传统的多晶硅栅电极由于多晶硅耗尽效应、硼穿通、与高K介质存在不兼容性(如费米能级钉扎)等问题而会被金属性栅电极材料来替代。目前已经有大量关于金属栅方面的方案正在被广泛研究。
TiN由于具有较低的电阻率、较稳定的化学特性(热稳定和抗蚀性好)、较高的功函数(4.7eV~5.2eV之间)等优点被广泛研究,而且已经被验证很适合直接用来做PMOS栅电极的材料。在CMOS工艺中希望TiN能同时做PMOS和NMOS的栅极,所以就要考虑怎样调制TiN栅极的功函数往硅的导带方向移动,以满足NMOS对栅电极的要求。实质上就是需要在TiN中引入一种功函数相对比较低的材料以降低TiN栅电极的功函数,使其对应的费米能级往衬底Si的导带底移动。而稀土元素Yb由于具有非常低的功函数(2.6eV)原则上是可以被用来作为调制TiN栅电极功函数的材料的,但Yb原子属于较重的原子且极易氧化,能否顺利实现功函数的调制则有待深入试验。Yb向TiN中的引入可以通过离子注入技术实现,但此种方法效率低、成本高,不适宜大规模生产。如果能通过多层膜淀积外加后期适当热处理的方法实现功函数的有效调制,则可以以简单、低廉、高效的工艺为大规模生产提供参考。为了使Yb在热处理过程中能有效在TiN中进行扩散,需要Yb和栅介质层间的TiN薄膜厚度不能太厚;同时为了防止Yb氧化,在多层膜淀积时需要在Yb层之上覆盖一定厚度的覆盖层。
发明内容
本发明的目的在于提出一种效率高、成本低的有效调制TiN金属栅功函数的方法。
本发明提出有效调制TiN金属栅功函数的方法,是通过多层膜淀积技术将Yb引入到TiN金属栅电极薄膜中,再利用后继适当热退火处理导致TiN/栅介质界面接触特性发生变化,从而有效的调节TiN金属栅电极功函数到衬底Si的导带底。发明的具体内容包括:在衬底硅上生长完所需厚度的栅介质层后用正胶对样品进行光刻;光刻之后,在淀积TiN薄膜之前用氧气等离子体对样品进行反应离子刻蚀(RIE),以去除掉图形处残留的正胶底膜;之后在已经光刻好的图形上淀积一定厚度的TiN薄膜;接着在TiN薄膜上淀积一定厚度的Yb;随后再在Yb薄膜上淀积一定厚度的TiN薄膜作为覆盖层。三层薄膜顺次淀积好之后,对样品进行去胶处理(把样品放在丙酮中用超声波振荡剥离光刻胶,即liftoff工艺),此时形成TiN/Yb/TiN/栅介质层/衬底Si结构。之后分别对各组MOS结构样品进行不同温度、不同时间的退火,来考察TiN/Yb/TiN金属栅叠层结构在热的效应下发生的变化。最后通过C-V测试来提取栅极的功函数。
本发明的具体操作步骤如下:
1.采用常规集成电路工艺获得无图形的栅介质/单晶硅衬底结构样品。
2.用正胶光刻版对样品进行光刻。
3.样品装入PVD腔体内前,用反应离子刻蚀(即RIE)的方法对样品用氧气进行打底膜处理,以去除图形区域残留的正胶。
4.使用PVD的方法在已经光刻好图形的样品上依次淀积相应厚度的第一层TiN薄膜、Yb薄膜、第二层TiN薄膜,形成TiN/Yb/TiN/栅介质/Si衬底结构;其中优选,第一层TiN薄膜厚度为5—50纳米,Yb薄膜厚度为10—30纳米,第二层TiN薄膜厚度为20—50纳米。
5.对已经淀积好各层薄膜的样品进行去胶处理,具体就是把样品放在丙酮内用超声波进行振荡(也叫liftoff),使得图形以外的正胶以及正胶上的金属薄膜被去除,只保留图形处的金属薄膜做栅电极。
6.根据需要对各组样品进行快速热退火处理,使得金属薄膜结构发生变化;热退火处理温度为300—900℃ ,时间为5秒—100分钟;优选的热退火处理温度为400—700℃ ,时间为1—10分钟。
7.对样品背面用氢氟酸(HF)进行去除氧化层处理,之后用PVD方法淀积金属铝电极,以便于和Si衬底形成欧姆接触,消除C-V测试中串联电阻的影响。
8.对各组样品进行C-V测试,从中提取出栅极功函数。
本发明方法通过多层膜淀积外加后期适当热处理,实现功函数的有效调制,工艺简单、低廉、高效,可为大规模生产提供参考。
附图说明
图1是本发明实例方法制作的TiN/Yb/TiN/栅介质/p-Si MOS结构剖面示意图。
图2为本实例样品中相同退火时间(1分钟),相同退火温度(700℃)、相同工艺条件生长的TiN/Yb/TiN叠层栅极结构和纯TiN栅极结构高频C-V特性曲线的比较。
图3为本实例样品中不同栅极结构和不同退火条件下其功函数比较。
图4(a)为本实例中几组相同退火时间(1分钟)、不同退火温度样品的高频C-V特性曲线比较,以衡量其对栅极等效氧化层厚度的影响。
图4(b)为本实例中几组相同退火温度(600℃)、不同退火时间样品的高频C-V特性曲线比较,以衡量其对栅极等效氧化层厚度的影响。
具体实施方式
下面通过具体事例来进一步描述本发明:
1.标准P型器件级衬底Si(100)片,电阻率6~10Ω·cm,杂质浓度为1.2~2.4E15/cm3,经标准RCA清洗工艺后,用浓度为2%的氢氟酸稀释溶液去除硅片表面的本征氧化层。
2.干法热氧化分别生长10nm、20nm、30nm高质量的二氧化硅。
3.用正胶光刻版对样品进行光刻,在栅介质层上形成面积为 的图形。
4.用反应离子刻蚀(即RIE)的方法将样品用氧气进行打底膜处理,以去除图形区域残留的正胶,氧气流量为20sccm,功率为75W,时间为45s,气压为4Pa。
5.使用PVD的方法在已经光刻好图形的样品上依次淀积10nmTiN薄膜、20nm镱薄膜、30nmTiN薄膜,形成TiN/Yb/TiN/SiO2/Si结构,结构如图1所示。
6.对已经淀积好各层薄膜的样品进行去胶处理,具体就是把样品放在丙酮内用超声波进行振荡(也叫liftoff),使得图形以外的正胶以及正胶上的金属薄膜被去除,只保留图形处的金属薄膜。
7.对各组样品分别进行不同时间(分别为15s、1min、5min、10min,温度都固定在600℃)以及不同温度(400℃、500℃、600℃、700℃,时间都是1min)的快速热退火处理,使得金属薄膜结构发生一定的变化。
8.对样品背面用氢氟酸(HF)进行去除氧化层处理,之后用PVD方法淀积200nm铝做背电极,和衬底Si形成欧姆接触,以消除C-V测试中串联电阻的影响。
9.用Agilent 4294A阻抗分析仪对各组样品进行了C-V测试,从中提取出各组样品的栅极功函数,进而进行比较来衡量Yb对TiN金属栅功函数的调制作用。
10.平带电压比较
图2示出了经高温700℃/1min退火后,TiN栅极结构样品以及TiN/Yb/TiN栅极结构样品高频(700 kHz)C-V特性曲线的比较。从图中可以看出经过高温退火后,TiN/Yb/TiN栅极结构样品平带电压往负的方向有较大偏移,移动了0.9 V。
11.栅极功函数的比较
根据MOS电容模型理论,平带电压可以表示为:
根据公式(1)可以提取出栅极功函数Wm,从图3中我们可以看出,和单一TiN栅极结构样品比较(栅极功函数为5.03 eV),经600℃/10min退火,TiN/Yb/TiN/栅介质层/衬底Si结构样品其栅极功函数下降了约1 eV,为4.02 eV。金属栅功函数的变化应该主要是由于热退火的作用导致Yb扩散到TiN/栅介质层界面处而造成的。因此,通过控制相关工艺条件就可以实现Yb对TiN金属栅功函数的有效调制,进而满足NMOS对栅极功函数的要求。
12.等效氧化层厚度提取
根据积累区电容大小,利用公式(2)通过计算可以求得栅极等效氧化层厚度:
Claims (4)
1.一种有效调制TiN金属栅功函数的方法,其特征在于:在已经光刻好的具有栅介质层的图形样品上淀积第一层TiN薄膜作金属栅电极,接着在这层TiN薄膜上淀积镱薄膜,然后再在镱薄膜上面淀积第二层TiN薄膜作覆盖层,最后进行光刻胶剥离处理,形成具有一定图形的TiN/Yb/TiN/栅介质层/衬底Si结构样品;之后对样品进行热退火处理。
2.根据权利要求1所述的有效调制TiN金属栅功函数的方法,其特征在于所述第一层TiN薄膜的厚度为5—50纳米,所述镱薄膜厚度为10—30纳米,所述第二层TiN薄膜的厚度为20—50纳米。
3.根据权利要求1所述的有效调制TiN金属栅功函数的方法,其特征在于所述热退火处理温度为300℃—900℃ ,时间为5秒钟—100分钟。
4.根据权利要求1所述的有效调制TiN金属栅功函数的方法,其特征在于所述热退火处理温度为400℃—700℃ ,时间为1分钟—10分钟。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010102137477A CN101877311B (zh) | 2010-06-30 | 2010-06-30 | 一种调节TiN金属栅功函数的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010102137477A CN101877311B (zh) | 2010-06-30 | 2010-06-30 | 一种调节TiN金属栅功函数的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101877311A CN101877311A (zh) | 2010-11-03 |
CN101877311B true CN101877311B (zh) | 2012-03-21 |
Family
ID=43019833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010102137477A Expired - Fee Related CN101877311B (zh) | 2010-06-30 | 2010-06-30 | 一种调节TiN金属栅功函数的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101877311B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102956455B (zh) * | 2011-08-19 | 2015-05-20 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
US9196541B2 (en) | 2011-09-21 | 2015-11-24 | Institute of Microelectronics, Chinese Academy of Sciences | SRAM cell and method for manufacturing the same |
CN103022039B (zh) * | 2011-09-21 | 2016-03-30 | 中国科学院微电子研究所 | Sram单元及其制作方法 |
US9397104B2 (en) * | 2011-09-21 | 2016-07-19 | Institute of Microelectronics, Chinese Academy of Sciences | SRAM cell and method for manufacturing the same |
US9496143B2 (en) * | 2012-11-06 | 2016-11-15 | Globalfoundries Inc. | Metal gate structure for midgap semiconductor device and method of making same |
CN104134691B (zh) * | 2013-05-03 | 2017-09-08 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
CN103762228A (zh) * | 2013-12-31 | 2014-04-30 | 上海新傲科技股份有限公司 | 具有复合金属栅极结构的横向功率器件 |
CN109087887B (zh) * | 2017-06-14 | 2021-04-02 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008130743A (ja) * | 2006-11-20 | 2008-06-05 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
CN101308788A (zh) * | 2007-01-10 | 2008-11-19 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
WO2009093625A1 (ja) * | 2008-01-23 | 2009-07-30 | Idemitsu Kosan Co., Ltd. | 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置 |
JP2010040552A (ja) * | 2008-07-31 | 2010-02-18 | Idemitsu Kosan Co Ltd | 薄膜トランジスタ及びその製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7821081B2 (en) * | 2008-06-05 | 2010-10-26 | International Business Machines Corporation | Method and apparatus for flatband voltage tuning of high-k field effect transistors |
-
2010
- 2010-06-30 CN CN2010102137477A patent/CN101877311B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008130743A (ja) * | 2006-11-20 | 2008-06-05 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
CN101308788A (zh) * | 2007-01-10 | 2008-11-19 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
WO2009093625A1 (ja) * | 2008-01-23 | 2009-07-30 | Idemitsu Kosan Co., Ltd. | 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置 |
JP2010040552A (ja) * | 2008-07-31 | 2010-02-18 | Idemitsu Kosan Co Ltd | 薄膜トランジスタ及びその製造方法 |
Non-Patent Citations (1)
Title |
---|
蔡苇,符春林,邓小玲,程文德.CMOS 器件用金属栅材料的研究进展.《金属功能材料》.2008,第15卷(第3期),43-48. * |
Also Published As
Publication number | Publication date |
---|---|
CN101877311A (zh) | 2010-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101877311B (zh) | 一种调节TiN金属栅功函数的方法 | |
US7696574B2 (en) | Semiconductor substrate with multiple crystallographic orientations | |
CN102629559B (zh) | 叠栅SiC-MIS电容的制作方法 | |
US7696040B2 (en) | Method for fabrication of fin memory structure | |
CN108091693B (zh) | 铁电场效应晶体管及其制备方法 | |
JP2007513498A (ja) | FETゲート電極用のCVDタンタル化合物(TaおよびNを含む化合物の化学的気相堆積方法および半導体電界効果デバイス) | |
CN104766888A (zh) | 高介电常数栅介质复合沟道场效应晶体管及其制备方法 | |
CN104282575B (zh) | 一种制备纳米尺度场效应晶体管的方法 | |
CN106887460B (zh) | 负电子压缩率-超陡亚阈斜率场效应晶体管及其制备方法 | |
CN109727907A (zh) | 绝缘体上硅衬底、半导体装置及其制造方法 | |
TW200406057A (en) | Semiconductor device including a field effect transistor and a passive capacitor having reduced leakage current and an improved capacitance per unit area | |
CN103632949A (zh) | 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法 | |
CN108417636A (zh) | 一种二维相变场效应晶体管及其制备方法 | |
CN107919390A (zh) | 基于wo3栅介质的金刚石场效应晶体管及制作方法 | |
CN112951916B (zh) | 一种基于侧墙工艺的纳米空气沟道晶体管及其制备方法 | |
CN108288647A (zh) | 环栅纳米线场效应晶体管及其制备方法 | |
CN102087967A (zh) | 一种有效调制TiNx金属栅功函数的方法 | |
CN104064464A (zh) | 晶体管及其形成方法 | |
CN107369650A (zh) | 多阈值电压晶体管及其形成方法 | |
CN107644906A (zh) | 一种黑磷场效应晶体管及其制造方法 | |
CN107230632A (zh) | 双栅极石墨烯场效应晶体管及其制造方法 | |
CN107731909A (zh) | 基于MoO3/Al2O3双层栅介质的金刚石场效应晶体管及制作方法 | |
CN108573871A (zh) | 半导体器件及其形成方法 | |
CN104064463A (zh) | 晶体管及其形成方法 | |
CN105702618B (zh) | 一种半导体器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120321 Termination date: 20140630 |
|
EXPY | Termination of patent right or utility model |