JP2007513498A - ＦＥＴゲート電極用のＣＶＤタンタル化合物（ＴａおよびＮを含む化合物の化学的気相堆積方法および半導体電界効果デバイス） - Google Patents

ＦＥＴゲート電極用のＣＶＤタンタル化合物（ＴａおよびＮを含む化合物の化学的気相堆積方法および半導体電界効果デバイス） Download PDF

Info

Publication number
JP2007513498A
JP2007513498A JP2006538863A JP2006538863A JP2007513498A JP 2007513498 A JP2007513498 A JP 2007513498A JP 2006538863 A JP2006538863 A JP 2006538863A JP 2006538863 A JP2006538863 A JP 2006538863A JP 2007513498 A JP2007513498 A JP 2007513498A
Authority
JP
Japan
Prior art keywords
field effect
compound
effect device
tasin
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006538863A
Other languages
English (en)
Other versions
JP2007513498A5 (ja
Inventor
ナーラーヤナン、ヴィジャイ
マクフィーリー、フェントン
ミルコーヴ、ケイス、レイモンド
ユーカス、ジョン、ジェイコブ
コーペル、マシュー、ウォーレン
ジャミソン、ポール、チャールズ
カラザース、ロイ
カブラル、ジェイエヌアール、シリル
シコースキー、エドマンド
ダッチ、エリザベス
カレガリ、アレッサンドロ
ザファル、サフィ
中村　和人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2007513498A publication Critical patent/JP2007513498A/ja
Publication of JP2007513498A5 publication Critical patent/JP2007513498A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes

Abstract

【課題】電界効果デバイスのゲート材料を提供すること。
【解決手段】電界効果デバイスのゲート材料として用いられるＴａおよびＮの化合物であって、さらに別の元素を含む可能性があり、約２０ｍΩｃｍより小さな比抵抗を有し、約０．９より大きなＮ対Ｔａの元素比を有する化合物が開示される。そのような化合物の代表的な実施態様であるＴａＳｉＮは、誘電体層および高ｋ誘電体層を含むＳｉＯ２上の一般的なＣＭＯＳプロセス温度で安定であり、ｎ型Ｓｉの仕事関数に近い仕事関数を有する。第３アミルイミドトリス（ジメチルアミド）Ｔａ（ＴＡＩＭＡＴＡ）などのアルキルイミドトリス（ジアルキルアミド）Ｔａ化学種をＴａ前駆体として用いる化学的気相堆積方法によって、金属性Ｔａ−Ｎ化合物を堆積する。この堆積は共形であり、これらのＴａ−Ｎ金属化合物のＣＭＯＳプロセスフローへの融通の利く導入を可能にする。ＴａＮまたはＴａＳｉＮを用いて加工されたデバイスは、ほぼ理想的な特性を示す。
【選択図】図３

Description

本発明は、ＦＥＴゲート電極用のＣＶＤタンタル化合物に関する。
今日の集積回路には非常に多くのデバイスが含まれる。より小さなデバイスは、性能を高め、信頼性を向上させるための鍵である。ＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ、この名称は過去には種々の型のものを示唆してきたが、全体としては絶縁ゲート電界効果トランジスタを表す名称である）デバイスの大きさが小さくなるにつれ、技術はより複雑になり、デバイスの世代交代にあたって期待される性能の向上を維持するために新しい方法が必要になる。
ＭＯＳＦＥＴのゲートの要件のいくつかは、次の通りである。ゲートは導体でなければならない。ゲートはデバイス製造プロセスに適合しなければならない。すなわち、ゲートは、堆積しパターン化することができ、デバイス作製に関わる多数のプロセス工程に耐えることができなければならない。ゲートは、ゲート誘電体と安定な複合（ｃｏｍｐｏｓｉｔｅ）層を形成しなければならない。すなわち、デバイス作製に関わる多数のプロセス工程の間に誘電体を劣化させる原因となってはならない。ゲートは、デバイスおよび回路、一般にＣＭＯＳ回路の適切な動作のために必要なしきい値電圧を生成しなければならない。
シリコン（Ｓｉ）系（ｂａｓｅｄ）マイクロエレクトロニクスの主流のゲート材料は、高濃度ドーピング多結晶Ｓｉ（ｐｏｌｙ）である。先端のＣＭＯＳ回路の適切なしきい値電圧の要件は、ＰＭＯＳデバイスはｐ＋−ｐｏｌｙを必要とし、ＮＭＯＳデバイスはｎ＋−ｐｏｌｙを必要とするということである。これは、ゲート材料の仕事関数をデバイス母材（ｂｏｄｙ ｍａｔｅｒｉａｌ）の仕事関数に整合させるという考えによる。しかし、ｐｏｌｙゲート手法では、積極的なスケールダウンを実現することは容易ではなく、将来の微細化デバイスでは、ますます多くの問題を抱えることになると考えられる。
第一の側面によれば、Ｔａ前駆体としてアルキルイミドトリス（ジアルキルアミド）Ｔａ化学種を用いる工程と、窒素を供給する前駆体を準備する工程とを含む、ＴａおよびＮを含有する化合物を形成する化学的気相堆積（ＣＶＤ）方法が提供される。
一つの実施態様では、前記アルキルイミドトリス（ジアルキルアミド）Ｔａ化学種として、第３（ｔｅｒｔｉａｒｙ）アミルイミドトリス（ジメチルアミド）Ｔａが選ばれる。
一つの実施態様では、窒素を供給する前記前駆体としてアンモニアが選ばれる。
一つの実施態様では、化合物は、ＴａＮおよびＴａＳｉＮからなる群から選ばれる。
一つの実施態様では、前記化合物中のＮ対Ｔａの元素比を約０．９より大きくなるように選ぶことが可能である。
一つの実施態様では、ＴａＳｉＮのためのＳｉ前駆体をシランおよびジシランからなる群から選ぶことが可能である。
一つの実施態様では、キャリアガスとして水素が用いられる。
一つの実施態様では、化合物は、約２０ｍΩｃｍより小さな比抵抗を有し、Ｎ対Ｔａの元素比は約０．９より大きくなるように選ばれる。
好ましくは、マイクロメートルよりはるかに微細な（サブミクロン）領域でより良好なデバイス特性と、デバイス選択の幅を広げることが可能になる電界効果トランジスタ用の新しい種類のゲート材料が開示される。より好ましくは、金属性タンタル−窒素化合物によって形成されるＭＯＳゲートが教示される。
好ましくは、最新の現在および将来のさらに小型のデバイスの要件を満たす新規なゲート材料が提供される。好ましい実施態様によれば、本発明は、好ましくは、先端的な（ａｄｖａｎｃｅｄ）ゲート材料の要件を満たす材料と、作製のための方法とを開示する。より詳しくは、好ましくはＮＭＯＳデバイスのゲート材料として適する材料が開示される。
開示される材料は、ＴａＮまたはＴａＳｉＮなどのＴａおよびＮを有する化合物である。（Ｔａはタンタル、Ｎは窒素、Ｓｉはシリコンの元素記号である。）これらの材料は既知であり、さまざまな目的に用いられてきた。一般に、これらの材料は、スパッタリングなどの物理的気相堆積（ＰＶＤ）技法によって堆積されてきた。従来技術では化学的気相堆積（ＣＶＤ）が用いられ、このとき、ＴａＮの堆積のためにハロゲン化物系のＴａ前駆体と活性化（プラズマを用いて）された窒素とが用いられ、堆積が実施された。ＣｌおよびＦ、特にＦはＭＯＳデバイスのゲート誘電体を劣化させることが知られている。さらに、プラズマプロセスも、ゲート誘電体への損傷を生じさせることがある。先行技術では、さまざまな金属有機Ｔａ前駆体とアンモニアとを用いる別のＣＶＤ技法もあったが、ほとんどの場合に絶縁体であるＴａ３Ｎ５が堆積する結果となった。
本発明は、アルキルイミドトリス（ジアルキルアミド）Ｔａ化学種がＣＶＤプロセスのＴａ前駆体として用いられるＣＶＤプロセスを対象とする。Ｔａ化学種の代表的なものは、例えば、第３アミルイミドトリス（ジメチルアミド）Ｔａ（ＴＡＩＭＡＴＡ）および（第３ブチルイミド）トリス（ジエチルアミド）Ｔａである。本ＣＶＤプロセスによれば、好ましくは、結果として金属性材料となる化学量論的に均衡したＴａＮ化合物が得られる。さらに、好ましい実施態様によれば、さらにＳｉを導入することによって得られるＴａＳｉＮ化合物は、金属性であるばかりではなく、ＮＭＯＳデバイスに用いるに適する仕事関数も有する。開示されるＣＶＤプロセスはまた、方向性を有するさまざまなＰＶＤプロセスの性質とは対照的に、パターン化したウエハ表面への堆積を可能にし、好ましくは共形の層（ｃｏｎｆｏｒｍａｌ ｌａｙｅｒ）を生じさせる。
第二の側面によれば、ゲート誘電体およびゲートを有する半導体電界効果デバイスが提供される。前記ゲートは、前記ゲート誘電体の上に配置されたＴａおよびＮを含有する化合物を含み、前記化合物は、約２０ｍΩｃｍより小さな比抵抗を有し、前記化合物中のＮ対Ｔａの元素比は、約０．９より大きい。
一つの実施態様では、化合物は、ＴａＮまたはＴａＳｉＮである。化合物がＴａＮなら、好ましくはＴａＮ中のＮ対Ｔａの元素比は、約０．９と１．１との間である。好ましくは、ＴａＮは、結晶性の物質構造を有する。
化合物がＴａＳｉＮなら、一つの実施態様では、ＴａＳｉＮ中のＳｉ対Ｔａの元素比は、約０．３５と０．５との間である。好ましくは、ＴａＳｉＮは、実質的に非晶質の物質構造を有する。
化合物がＴａＳｉＮなら、別の実施態様では、ＴａＳｉＮは、約３００ｍＶの範囲内でｎ−ドープされた（ｎ−ｄｏｐｅｄ）Ｓｉの仕事関数に等しい仕事関数を有する。
一つの実施態様では、ゲート誘電体は、約５ｎｍより小さな実効酸化膜厚（equivalentoxide thickness）を有する。好ましくは、ゲート誘電体は、約２ｎｍより小さな実効酸化膜厚を有する。
一つの実施態様では、ゲート誘電体はＳｉＯ２を含む。
一つの実施態様では、ゲート誘電体は高ｋ誘電体材料を含む。
一つの実施態様では、デバイスは、Ｓｉ系ＭＯＳトランジスタである。好ましくは、デバイスは、ＮＭＯＳトランジスタである。好ましくは、ＮＭＯＳトランジスタは、約０．１５Ｖと０．５５Ｖとの間のしきい値電圧を有する。
別の側面によれば、Ｔａ前駆体としてアルキルイミドトリス（ジアルキルアミド）Ｔａ化学種を用いる化学的気相堆積（ＣＶＤ）を用いることによって、ゲート誘電体上にＴａおよびＮを含有する化合物を堆積する工程を含む、前記ゲート誘電体を有する半導体電界効果デバイスを形成する方法が提供される。
一つの実施態様では、化合物は、約２０ｍΩｃｍより小さな比抵抗を有するように選ばれる。
一つの実施態様では、化合物のＮ対Ｔａの元素比が約０．９より大きくなるように選ぶことが可能である。
一つの実施態様では、ＴａＮおよびＴａＳｉＮからなる群から化合物を選ぶことが可能である。
化合物がＴａＮなら、一つの実施態様では、前記ＴａＮのＮ対Ｔａの元素比が約０．９と１．１との間になるように選ぶことが可能である。
化合物がＴａＳｉＮなら、一つの実施態様では、前記ＴａＳｉＮのＳｉ対Ｔａの元素比が約０．３５と０．５との間になるように選ぶことが可能である。
一つの実施態様では、前記アルキルイミドトリス（ジアルキルアミド）Ｔａ化学種として第３アミルイミドトリス（ジメチルアミド）Ｔａが選ばれる。
一つの実施態様では、化合物は、最高約１０００℃まで加熱される。
一つの実施態様では、ソースおよびドレインが準備され、化合物は、ソースおよびドレインが準備される前に堆積される。
別の実施態様では、ソースおよびドレインが準備され、化合物は、ソースおよびドレインが準備された後で堆積される。
一つの実施態様では、堆積する工程は、パターン化した表面上に共形に実行される。
別の側面によれば、少なくとも一つのチップを含むプロセッサが提供され、前記チップは、ゲート誘電体およびゲートを有する少なくとも一つの半導体電界効果デバイスを含み、前記ゲートは、前記ゲート誘電体上に配置されたＴａおよびＮを含有する化合物を含み、前記化合物は、約２０ｍΩｃｍより小さな比抵抗を有し、前記化合物のＮ対Ｔａの元素比は約０．９より大きい。
一つの実施態様では、プロセッサは、ディジタルプロセッサである。
一つの実施態様では、プロセッサは、少なくとも一つのアナログ回路を含む。
次に、例示のみを目的とし、添付の図面を参照しながら本発明の好ましい実施態様を説明する。
ＴａＮおよびＴａＳｉＮなどの金属性タンタル（Ｔａ）−窒素（Ｎ）化合物を製造するために、化学的気相堆積（ＣＶＤ）プロセスが開発された。これらのプロセスでは、アルキルイミドトリス（ジアルキルアミド）Ｔａ化学種、または材料、すなわち第３アミルイミドトリス（ジメチルアミド）Ｔａ（ＴＡＩＭＡＴＡ）がＴａ前駆体として用いられた。このＣＶＤ堆積では、アンモニア（ＮＨ３）が窒素（Ｎ）の供給源として使用される一方、水素Ｈ２がキャリアガスとして用いられた。当業者にとっては、このプロセスではアンモニアおよび水素の代わりに他の物質を用いることができることは自明と考えられる。第３アミルイミドトリス（ジメチルアミド）Ｔａ（ＴＡＩＭＡＴＡ）およびアンモニア前駆体ならびに水素キャリヤを用いると、Ｘ線光電子分光法（ＸＰＳ）で測定してほぼ１：１のＴａ対Ｎの比を有する化学量論的ＴａＮが得られる。約０．９と１．１との間のＮ対Ｔａの元素比を用いると、代表的な実施態様としての層が得られる。これらのＴａＮ膜は、４００℃と５５０℃との間の成長温度および１０〜１００ｍＴｏｒｒ（１．３３〜１３．３Ｐａ）の間の範囲のチャンバ圧力で堆積させた。気体ＮＨ３およびＨ２の流量は、１０〜１００ｓｃｃｍ（０．０１６９〜０．１６９Ｐａ ｍ３／ｓ）の範囲であった。
図１は、ＣＶＤで堆積させた金属性ＴａＮ層の代表的な実施態様のＸ線θ−２θ回折を示す。この図は、１：１の化学量論から予測される結晶の立方対称性を表す鋭い結晶ピークを示す。図１の二つのピークは、（１１１）および（２００）ピークに対応し、ＴａＮの立方対称性を表す。
開発したＣＶＤプロセスによって、金属性ＴａＳｉＮを得ることもできる。この場合、第３アミルイミドトリス（ジメチルアミド）Ｔａ（ＴＡＩＭＡＴＡ）がＴａ前駆体として用いられ、アンモニアがＮの供給源として使用され、シラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）のどちらかがシリコン（Ｓｉ）の前駆体であり、一方水素がキャリアガスとしてここでも用いられた。
これらのＴａＳｉＮ膜は、４００℃と５５０℃との間の成長温度および１０〜１００ｍＴｏｒｒの間の範囲のチャンバ圧力で堆積された。キャリアガスＮＨ３およびＨ２の流量は、１０〜１００ｓｃｃｍの範囲であった。これらの膜にＳｉを組み込むために、５ｓｃｃｍと１００ｓｃｃｍとの間の範囲の流量で５％（体積で）Ｓｉ２Ｈ６またはＳｉＨ４を用い、ＴａＳｉＮのＳｉ対Ｔａの元素比が０．２と０．７との間の範囲にあるような組成物を得た。
本プロセスにおいて、アンモニア、シラン、ジシランおよび水素を他の物質で、例えばアミノシランを用いて置き換えてもよいことは、当業者には自明であると考えられる。
図２のＣＶＤで堆積した金属性ＴａＳｉＮ層の代表的な実施態様のＸ線θ−２θ回折に示すように、ＴａＮにＳｉを加えると、本化合物は非晶質（または微多結晶）となる。「Ｓｉ（１１１）」と印をつけた鋭いピークは、ＴａＳｉＮの下の基板によるものである。
図３は、ＸＰＳで測定したＴａＳｉＮ中のＳｉとＮとの元素比を示す。成長温度および他の気体の流量を一定にしたときの、ジシランＳｉ前駆体流量の関数として、Ｔａ濃度を１に正規化した元素比または濃度が示される。
一般に、金属性Ｔａ−Ｎ化合物類においては、ＴａＮおよびＴａＳｉＮ以外のゲート材料を用いてもよい。アルキルイミドトリス（ジアルキルアミド）Ｔａ化学種からのＴａ前駆体で始めて、例えば、ＴａＧｅＮ層を形成することも可能である。
ＣＶＤ−ＴａＮ層の代表的な実施態様の電気伝導率を測定すると、約５ｍΩｃｍより小さな比抵抗の値が得られる。０．３５と０．５との間のＳｉ元素含有比を有するＴａＳｉＮからは、約２０ｍΩｃｍより小さな電気伝導率が得られる。（比抵抗は、オーム−センチメートル（Ωｃｍ）の単位で測定され、ｍΩｃｍは、オーム−センチメートルの１０００分の１であるミリオーム−センチメートルを表す。）
金属−酸化物−半導体キャパシタ（ＭＯＳｃａｐ）構造を用いて、ＴａおよびＮを有する化合物の電気的性質をさらに検討した。Ｓｉ基板上に約２ｎｍから５ｎｍの範囲の厚さを有するＳｉＯ２膜を熱成長させた後、ＴａＮまたはＴａＳｉＮを堆積して被覆した。続いてシャドーマスクを介してタングステン（Ｗ）をスパッタ堆積した。このＷをハードマスクとして用い、反応性イオンエッチングによってＴａ化合物層を除去し、ＭＯＳｃａｐを形成した。
図４は、２．６ｎｍの酸化物絶縁体を用いるＴａＮ層電極の１００ｋＨｚでのＣ−Ｖ曲線を示す。Ｗ／ＴａＮ／２．６ｎｍＳｉＯ２／ｐ−Ｓｉスタック（積層）は優れた特性を有し、空乏状態および蓄積状態を明白に示すことから、このＴａＮ金属性の層が２．６ｎｍのＳｉＯ２誘電体に損傷をまったく引き起こさないことが分かる。金属性のＴａＮとＳｉＯ２誘電体とは、安定な複合層（ｃｏｍｐｏｓｉｔｅ ｌａｙｅｒ）を形成する。
図５は、当業者に知られている技法であり、フラットバンド電圧（Ｖｆｂ）対実効酸化膜厚（ＥＯＴ）プロットを用いるＴａＮ電極の仕事関数の導出を示す。ＥＯＴはキャパシタンスに関連し、対象となる誘電体層と同じ単位面積あたりのキャパシタンスを有するようなＳｉＯ２層の厚さを意味する。ＴａＮ膜は、Ｓｉのギャップ中央値（４．６５ｅＶ）より若干小さい約４．６ｅＶの仕事関数を示す。
ＴａＮ化合物にＳｉを加えると、ＴａおよびＮを有する化合物の仕事関数は、ｎ−ドープＳｉの仕事関数のようになる。図６は、種々のＳｉ含量を有するＴａＳｉＮ電極のＣ−Ｖ曲線を示す。金属性ＴａＳｉＮと２ｎｍのＳｉＯ２誘電体は、この場合にも安定な複合層を形成し、酸化物に対する損傷をまったく示さない。Ｃ−Ｖ曲線は、形状からみてほぼ理想的な特性を有する。さらに、これらのＴａＳｉＮ膜は、最適化にふさわしい比較的大きなプロセスウィンドウを示す。図６に示すように、０．２から０．７の種々のＳｉ含量で成長させた膜は、非常に類似したＶｆｂを生じる。これは、堆積の容易さの観点からみれば、確実なプロセスを有することを示唆している。好ましいＳｉ含量の範囲は、元素濃度で０．３５と０．５との間である。
図７は、フラットバンド電圧対実効酸化膜厚（ＥＯＴ）のプロットを用いるＴａＳｉＮ電極の仕事関数の導出を示す。これらの電極のＳｉ含量は、好ましい範囲にある。図７から見積もると、これらの好ましいＴａＳｉＮ膜は約４．４ｅＶの仕事関数を有する。ＴａＳｉＮの仕事関数は、図８に示すように、異なる感度（ｓｅｎｓｉｔｉｖｉｔｙ）技法によっても得られた。当分野で知られているように、トンネル電流を電圧の関数として測定すると、障壁（バリア）高さの値を得ることができる。これらから、仕事関数は直接的に求めることができる。図８に示した障壁高さの測定値によると、ＴａＳｉＮ膜は、フラットバンド測定値とほぼ一致する約４．３２ｅＶの仕事関数を有する。両方の種類の測定技法によって、ＣＶＤ−ＴａＳｉＮがｎ−ｐｏｌｙの仕事関数４．１ｅＶで２００〜３００ｍＶの範囲の仕事関数を有することがわかる。これによって、金属性ＴａＳｉＮは、最新のＣＭＯＳ回路のためのＮＭＯＳデバイスのゲート材料として適している。
マイクロエレクトロニクスでは、ＭＯＳトランジスタ内のゲート誘電体のＳｉＯ２の代替物を探す動きがある。一つの候補となる種類の材料は、いわゆる「高ｋ」材料であり、この名称は、これらの材料の高い誘電率に由来している。高い誘電率とは、ＳｉＯ２の誘電率より高い値、例えば一般に４より高い値と理解される。ＴａＳｉＮがＡｌ２Ｏ３、ＨｆＯ２、Ｙ２Ｏ３、ＴｉＯ２、Ｌａ２Ｏ３、ＺｒＯ２、ケイ酸塩（シリケート）および窒素取り込みを含むそれらの組み合わせなどの高ｋ誘電体と適合することを確認するために、ＴａＳｉＮゲートとＨｆＯ２ゲート誘電体とを有するＦＥＴデバイスを作製した。ここで、ＨｆＯ２は、高ｋ誘電体の代表的な実施態様である。
図９は、ＴａＳｉＮゲート電極および高ｋ／Ｓｉ酸窒化物（ＳｉＯＮ）ゲート誘電体を用いるＦＥＴのＩｄ−Ｖｇ曲線を示す。ＣＶＤ−ＴａＳｉＮ膜は、ＨｆＯ２などの高ｋ誘電体上では安定であり、予測されるｎ型Ｓｉ同様のＴａＳｉＮの仕事関数に対応する低いしきい値電圧Ｖｔ〜０．５５Ｖを有する。一般に、最新のＮＭＯＳデバイスは、室温で約０．１５Ｖと０．５５Ｖとの間のしきい値電圧値を有する。図９は、３０分間の４５０℃生成気体アニールなどの標準的なアニーリングをＴａＳｉＮ−ＨｆＯ２スタック（積層）に適用すると、通常通りの改善がもたらされ、デバイスのサブスレッショルド傾斜としては良好な７６ｍＶ／ｄｅｃが得られることも示している。
ＣＭＯＳ回路の作製には多くのプロセス工程があり、一般に、ゲート材料は、そのようなプロセスの間に用いられる温度に耐えなければならない。ＴａＳｉＮスタックの耐熱性を評価するために、中間エネルギーイオン散乱（ＭＥＩＳ）実験を行なったところ、これらのスタックは最高１０００℃までの高温で安定であり、誘電体との相互作用はほとんどあるいはまったくないことが分かった。ＴａＳｉＮ層中で観測される唯一の変化としては、水素に若干の減少はみられることもあるが、この水素は、ＣＶＤプロセス由来の汚染物質としてＴａＳｉＮ中にあったものである。これによって、金属性ＴａＳｉＮを通常のＣＭＯＳプロセスで用いることができることが分かる。
トポロジー（形状）を有する表面上のＴａＳｉＮ層から、断面走査型電子顕微鏡像を撮影した。これらの顕微鏡像によって、ＣＶＤ−ＴａＳｉＮプロセスは共形であり、例えば、配線トレンチに用いてもよいことが分かる。これによって、ＴａＳｉＮは通常の「ゲート最初」プロセスでも「ゲート最後」置換プロセスでも、両方で使えるようになるので、この場合にも有利である。「ゲート最初」プロセスでは、ソースおよびドレインを形成する前にゲートを堆積する。置換ゲート、「ゲート最後」の場合、通常は、犠牲ゲートを除去して生じるトレンチ内で、最終的なゲートを堆積する前にソースおよびドレインの形成を行う。
図１０は、ＴａＮまたはＴａＳｉＮなどの金属性Ｔａ−Ｎ化合物ゲートを有する半導体電界効果デバイス１０の概略断面図を示す。ゲート誘電体１００は、金属ゲート１１０を半導体ボディ（本体）１６０から分離する絶縁体であり、ソース／ドレインは図式的に１５０で示される。ゲート１１０は、ＴａＮおよびＴａＳｉＮなどの金属性Ｔａ−Ｎ化合物を含む。ゲートは、Ｔａ−Ｎ化合物だけを含むこともあり、または積層構造の一部としてＴａ−Ｎ化合物を含むこともある。ゲート絶縁体１００は、酸化物、酸窒化物、高ｋ材料またはその他などの当業者に知られている絶縁体材料の任意のものであってもよく、さまざまな組み合わせであってもよい。本発明の代表的な実施態様では、ゲート１１０がＴａＳｉＮであるとき、ＦＥＴデバイス１０は高ｋゲート誘電体１００を有するＮＭＯＳである。しかし、図１０の半導体電界効果デバイスの図解は、実際にＭＯＳデバイスを示してはいるがあらゆる種類の電界効果デバイスを表すことを意図しているのでほとんど記号的である。このようなデバイスの唯一の共通点は、絶縁体、いわゆるゲート誘電体１００に印加される電場を通じて作用するゲート１１０によって、デバイス電流が制御されることである。従って、あらゆる電界効果デバイスは、（少なくとも一つの）ゲートおよびゲート絶縁体を有する。従って、新しい種類のゲートを教示することは、あらゆる、すべての電界効果デバイスに影響を及ぼす。例えば、図１０に示したように、ボディ（本体）はバルクであってもよく、あるいは絶縁体上の薄膜（ＳＯＩ）であってもよい。チャンネルは、単一であってもよく、あるいは二重ゲートまたはＦＩＮＦＥＴデバイスのように多重であってもよい。デバイスの基本材料も変えることができる。基本材料は、今日のエレクトロニクスの主流材料であるＳｉであってもよく、あるいはもっと広義には、Ｇｅ合金を包含するいわゆるＳｉ系材料であってもよい。
図１１は、ＴａＮまたはＴａＳｉＮなどの金属性Ｔａ−Ｎ化合物ゲートを有する半導体電界効果デバイスを含む少なくとも一つのチップを備えるプロセッサ９００のシンボリック図を示す。そのようなプロセッサは、ＴａＮまたはＴａＳｉＮゲートを有する少なくとも一つの電界効果デバイス１０を含む少なくとも一つのチップ９０１を有する。プロセッサ９００は、ＴａＮまたはＴａＳｉＮゲート電界効果デバイスを有利に利用することができる任意のプロセッサであってよい。これらのデバイスは、一つ以上のチップ９０１上で多数が集合して、プロセッサの一部を形成する。ＴａＮまたはＴａＳｉＮゲート電界効果デバイスを用いて製造されるプロセッサの代表的な実施態様は、一般にコンピュータの中央演算装置中に置かれるディジタルプロセッサ、ディジタル／アナログ混合プロセッサであり、一般的に、メモリーをプロセッサに接続するモジュール、ルータ、レーダーシステム、高性能テレビ電話、ゲームモジュールおよびその他などの任意の通信プロセッサである。
上記の教示によれば、本発明の多くの変更および変形が可能であり、当業者には自明であると思われる。本発明の範囲は、請求項によって定められる。
本発明の好ましい実施態様によるＣＶＤ−ＴａＮ層のＸ線θ−２θ回折を示す。 本発明の好ましい実施態様によるＣＶＤ−ＴａＳｉＮ層のＸ線θ−２θ回折を示す。 本発明の好ましい実施態様によるＴａＳｉＮ中のＳｉとＮとの元素比を示す。Ｔａは１に正規化されている。 本発明の好ましい実施態様による２．６ｎｍ酸化物絶縁体を用いるＴａＮ層電極による１００ｋＨｚでのＣ−Ｖ曲線を示す。 本発明の好ましい実施態様によるフラットバンド電圧対実効酸化膜厚のプロットを用いるＴａＮ電極の仕事関数の導出を示す。 本発明の好ましい実施態様による種々のＳｉ含量を有するＴａＳｉＮ電極のＣ−Ｖ曲線を示す。 本発明の好ましい実施態様によるフラットバンド電圧対実効酸化膜厚のプロットを用いるＴａＳｉＮ電極の仕事関数の導出を示す。 本発明の好ましい実施態様によるトンネル電流を用いるＴａＳｉＮ電極の仕事関数の導出を示す。 本発明の好ましい実施態様によるＴａＳｉＮゲート電極および高ｋゲート誘電体を用いるＦＥＴのＩｄ−Ｖｇ曲線を示す。 本発明の好ましい実施態様による金属性Ｔａ−Ｎ化合物ゲートを有する半導体電界効果デバイスの概略断面図を示す。 本発明の好ましい実施態様による金属性Ｔａ−Ｎ化合物ゲートを有する半導体電界効果デバイスを備える少なくとも一つのチップを含むプロセッサのシンボリック図を示す。

Claims (36)

  1. Ｔａ前駆体としてアルキルイミドトリス（ジアルキルアミド）Ｔａ化学種を用いる工程と、窒素を供給する前駆体を準備する工程とを含む、ＴａおよびＮを含む化合物を形成する化学的気相堆積（ＣＶＤ）方法。
  2. 前記アルキルイミドトリス（ジアルキルアミド）Ｔａ化学種として、第３アミルイミドトリス（ジメチルアミド）Ｔａを選ぶ工程をさらに含む、請求項１に記載の方法。
  3. 窒素を供給する前記前駆体としてアンモニアを選ぶ工程をさらに含む、請求項１に記載の方法。
  4. 前記化合物をＴａＮおよびＴａＳｉＮからなる群から選ぶ工程をさらに含む、請求項１に記載の方法。
  5. 前記化合物中のＮ対Ｔａの元素比を約０．９より大きくなるように選ぶ工程をさらに含む、請求項４に記載の方法。
  6. 前記ＴａＳｉＮのためのＳｉ前駆体をシランおよびジシランからなる群から選ぶ工程をさらに含む、請求項４に記載の方法。
  7. キャリアガスとして水素を用いる工程をさらに含む、請求項１に記載の方法。
  8. 前記Ｎ対Ｔａの元素比を約０．９より大きくなるように選ぶことをさらに含み、前記化合物は約２０ｍΩｃｍより小さな比抵抗を有する、請求項１に記載の方法。
  9. ゲート誘電体およびゲートを有する半導体電界効果デバイスであって、前記ゲートは前記ゲート誘電体上に配置されたＴａおよびＮを含有する化合物を含み、前記化合物は約２０ｍΩｃｍより小さな比抵抗を有し、前記化合物中の前記Ｎ対Ｔａの元素比は約０．９より大きい半導体電界効果デバイス。
  10. 前記化合物はＴａＮまたはＴａＳｉＮである、請求項９に記載の電界効果デバイス。
  11. 前記ＴａＮ中の前記Ｎ対Ｔａの元素比は約０．９と１．１との間である、請求項１０に記載の電界効果デバイス。
  12. 前記ＴａＮは結晶性の物質構造を有する、請求項１１に記載の電界効果デバイス。
  13. 前記ＴａＳｉＮ中の前記Ｓｉ対Ｔａの元素比は約０．３５と０．５との間である、請求項１０に記載の電界効果デバイス。
  14. 前記ＴａＳｉＮは実質的に非晶質の物質構造を有する、請求項１３に記載の電界効果デバイス。
  15. 前記ＴａＳｉＮは、約３００ｍＶの範囲内でｎ−ドープしたＳｉの仕事関数に等しい仕事関数を有する、請求項１０に記載の電界効果デバイス。
  16. 前記ゲート誘電体は、約５ｎｍより小さな実効酸化膜厚を有する、請求項９に記載の電界効果デバイス。
  17. 前記ゲート誘電体は、約２ｎｍより小さな実効酸化膜厚を有する、請求項１６に記載の電界効果デバイス。
  18. 前記ゲート誘電体はＳｉＯ２を含む、請求項９に記載の電界効果デバイス。
  19. 前記ゲート誘電体は高ｋ誘電体材料を含む、請求項９に記載の電界効果デバイス。
  20. 前記デバイスは、Ｓｉ系のＭＯＳトランジスタである、請求項９に記載の電界効果デバイス。
  21. 前記デバイスは、ＮＭＯＳトランジスタである、請求項２０に記載の電界効果デバイス。
  22. 前記ＮＭＯＳトランジスタは、約０．１５Ｖと０．５５Ｖとの間のしきい値電圧を有する、請求項２１に記載の電界効果デバイス。
  23. ゲート誘電体を有する半導体電界効果デバイスを形成する方法であって、Ｔａ前駆体としてアルキルイミドトリス（ジアルキルアミド）Ｔａ化学種を用いる化学的気相堆積（ＣＶＤ）を用いることによって、前記ゲート誘電体上にＴａおよびＮを含む化合物を堆積する工程を含む方法。
  24. 約２０ｍΩｃｍより小さな比抵抗を有する前記化合物を選ぶ工程をさらに含む、請求項２３に記載の方法。
  25. 前記化合物中の前記Ｎ対Ｔａの元素比を約０．９より大きくなるように選ぶ工程をさらに含む、請求項２３に記載の方法。
  26. 前記化合物をＴａＮおよびＴａＳｉＮからなる群から選ぶ工程をさらに含む、請求項２３に記載の方法。
  27. 前記ＴａＮ中の前記Ｎ対Ｔａの元素比を約０．９と１．１との間になるように選ぶ工程をさらに含む、請求項２６に記載の方法。
  28. 前記ＴａＳｉＮ中の前記Ｓｉ対Ｔａの元素比を約０．３５と０．５との間になるように選ぶ工程をさらに含む、請求項２６に記載の方法。
  29. 前記アルキルイミドトリス（ジアルキルアミド）Ｔａ化学種として第３アミルイミドトリス（ジメチルアミド）Ｔａを選ぶ工程をさらに含む、請求項２３に記載の方法。
  30. 前記化合物を最高約１０００℃に加熱する工程をさらに含む、請求項２３に記載の方法。
  31. ソースおよびドレインを準備する工程をさらに含み、前記化合物を堆積する工程は、前記ソースおよび前記ドレインを準備する工程の前に実行される、請求項２３に記載の方法。
  32. ソースおよびドレインを準備する工程をさらに含み、前記化合物を堆積する工程は、前記ソースおよび前記ドレインを準備する工程の後に実行される、請求項２３に記載の方法。
  33. 前記堆積する工程は、パターン化された表面上に共形に実行される、請求項２３に記載の方法。
  34. 少なくとも一つのチップを含むプロセッサであって、前記チップは、ゲート誘電体およびゲートを有する少なくとも一つの半導体電界効果デバイスを含み、前記ゲートは、前記ゲート誘電体上に配置されたＴａおよびＮを含有する化合物を含み、前記化合物は約２０ｍΩｃｍより小さな比抵抗を有し、前記化合物中の前記Ｎ対Ｔａの元素比は約０．９より大きいプロセッサ。
  35. 前記プロセッサはディジタルプロセッサである、請求項３４に記載のプロセッサ。
  36. 前記プロセッサは少なくとも一つのアナログ回路を含む、請求項３４に記載のプロセッサ。
JP2006538863A 2003-11-13 2004-11-11 ＦＥＴゲート電極用のＣＶＤタンタル化合物（ＴａおよびＮを含む化合物の化学的気相堆積方法および半導体電界効果デバイス） Pending JP2007513498A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/712,575 US20050104142A1 (en) 2003-11-13 2003-11-13 CVD tantalum compounds for FET get electrodes
PCT/EP2004/052927 WO2005047561A1 (en) 2003-11-13 2004-11-11 Cvd tantalum compounds for fet gate electrodes

Publications (2)

Publication Number Publication Date
JP2007513498A true JP2007513498A (ja) 2007-05-24
JP2007513498A5 JP2007513498A5 (ja) 2007-11-29

Family

ID=34573575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006538863A Pending JP2007513498A (ja) 2003-11-13 2004-11-11 ＦＥＴゲート電極用のＣＶＤタンタル化合物（ＴａおよびＮを含む化合物の化学的気相堆積方法および半導体電界効果デバイス）

Country Status (8)

Country Link
US (2) US20050104142A1 (ja)
EP (1) EP1699945A1 (ja)
JP (1) JP2007513498A (ja)
KR (1) KR20060112659A (ja)
CN (1) CN1902337A (ja)
IL (1) IL175594A0 (ja)
TW (1) TW200516167A (ja)
WO (1) WO2005047561A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007148760A1 (ja) * 2006-06-21 2007-12-27 Tokyo Electron Limited ＴａＳｉＮ膜の成膜方法

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6671223B2 (en) * 1996-12-20 2003-12-30 Westerngeco, L.L.C. Control devices for controlling the position of a marine seismic streamer
US7405158B2 (en) 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US6551929B1 (en) 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
US7101795B1 (en) 2000-06-28 2006-09-05 Applied Materials, Inc. Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer
US6878206B2 (en) 2001-07-16 2005-04-12 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US8110489B2 (en) 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
WO2003030224A2 (en) * 2001-07-25 2003-04-10 Applied Materials, Inc. Barrier formation using novel sputter-deposition method
US20090004850A1 (en) 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
US9051641B2 (en) 2001-07-25 2015-06-09 Applied Materials, Inc. Cobalt deposition on barrier surfaces
US7049226B2 (en) * 2001-09-26 2006-05-23 Applied Materials, Inc. Integration of ALD tantalum nitride for copper metallization
US6916398B2 (en) 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US7780785B2 (en) * 2001-10-26 2010-08-24 Applied Materials, Inc. Gas delivery apparatus for atomic layer deposition
US7204886B2 (en) * 2002-11-14 2007-04-17 Applied Materials, Inc. Apparatus and method for hybrid chemical processing
US7081271B2 (en) 2001-12-07 2006-07-25 Applied Materials, Inc. Cyclical deposition of refractory metal silicon nitride
WO2003065424A2 (en) * 2002-01-25 2003-08-07 Applied Materials, Inc. Apparatus for cyclical deposition of thin films
US6911391B2 (en) 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
US6866746B2 (en) * 2002-01-26 2005-03-15 Applied Materials, Inc. Clamshell and small volume chamber with fixed substrate support
US6833161B2 (en) 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US6972267B2 (en) 2002-03-04 2005-12-06 Applied Materials, Inc. Sequential deposition of tantalum nitride using a tantalum-containing precursor and a nitrogen-containing precursor
US7279432B2 (en) 2002-04-16 2007-10-09 Applied Materials, Inc. System and method for forming an integrated barrier layer
US7186385B2 (en) 2002-07-17 2007-03-06 Applied Materials, Inc. Apparatus for providing gas to a processing chamber
US20040069227A1 (en) * 2002-10-09 2004-04-15 Applied Materials, Inc. Processing chamber configured for uniform gas flow
US6905737B2 (en) * 2002-10-11 2005-06-14 Applied Materials, Inc. Method of delivering activated species for rapid cyclical deposition
US20040177813A1 (en) 2003-03-12 2004-09-16 Applied Materials, Inc. Substrate support lift mechanism
US7067422B2 (en) * 2004-03-31 2006-06-27 Tokyo Electron Limited Method of forming a tantalum-containing gate electrode structure
US20050252449A1 (en) 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US8323754B2 (en) 2004-05-21 2012-12-04 Applied Materials, Inc. Stabilization of high-k dielectric materials
US8119210B2 (en) 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US7115959B2 (en) * 2004-06-22 2006-10-03 International Business Machines Corporation Method of forming metal/high-k gate stacks with high mobility
US7241686B2 (en) * 2004-07-20 2007-07-10 Applied Materials, Inc. Atomic layer deposition of tantalum-containing materials using the tantalum precursor TAIMATA
US7825025B2 (en) * 2004-10-04 2010-11-02 Texas Instruments Incorporated Method and system for improved nickel silicide
US20100104755A1 (en) * 2005-06-29 2010-04-29 Christian Dussarrat Deposition method of ternary films
JP5109299B2 (ja) * 2005-07-07 2012-12-26 東京エレクトロン株式会社 成膜方法
US7402534B2 (en) 2005-08-26 2008-07-22 Applied Materials, Inc. Pretreatment processes within a batch ALD reactor
US7464917B2 (en) * 2005-10-07 2008-12-16 Appiled Materials, Inc. Ampoule splash guard apparatus
JP2007113103A (ja) 2005-10-24 2007-05-10 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体
US20070119371A1 (en) 2005-11-04 2007-05-31 Paul Ma Apparatus and process for plasma-enhanced atomic layer deposition
JP4967407B2 (ja) * 2006-03-29 2012-07-04 富士通セミコンダクター株式会社 半導体装置の製造方法
US7798096B2 (en) 2006-05-05 2010-09-21 Applied Materials, Inc. Plasma, UV and ion/neutral assisted ALD or CVD in a batch tool
US7775508B2 (en) * 2006-10-31 2010-08-17 Applied Materials, Inc. Ampoule for liquid draw and vapor draw with a continuous level sensor
US8821637B2 (en) * 2007-01-29 2014-09-02 Applied Materials, Inc. Temperature controlled lid assembly for tungsten nitride deposition
US20080290416A1 (en) * 2007-05-21 2008-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. High-k metal gate devices and methods for making the same
US7678298B2 (en) * 2007-09-25 2010-03-16 Applied Materials, Inc. Tantalum carbide nitride materials by vapor deposition processes
US7585762B2 (en) * 2007-09-25 2009-09-08 Applied Materials, Inc. Vapor deposition processes for tantalum carbide nitride materials
US7824743B2 (en) * 2007-09-28 2010-11-02 Applied Materials, Inc. Deposition processes for titanium nitride barrier and aluminum
US8491967B2 (en) 2008-09-08 2013-07-23 Applied Materials, Inc. In-situ chamber treatment and deposition process
US20100062149A1 (en) * 2008-09-08 2010-03-11 Applied Materials, Inc. Method for tuning a deposition rate during an atomic layer deposition process
US8146896B2 (en) 2008-10-31 2012-04-03 Applied Materials, Inc. Chemical precursor ampoule for vapor deposition processes
US9299802B2 (en) 2012-10-28 2016-03-29 International Business Machines Corporation Method to improve reliability of high-K metal gate stacks
US8999831B2 (en) 2012-11-19 2015-04-07 International Business Machines Corporation Method to improve reliability of replacement gate device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002193981A (ja) * 2000-12-25 2002-07-10 Kojundo Chem Lab Co Ltd ターシャリーアミルイミドトリス（ジメチルアミド）タンタルとその製造方法及びそれを用いたｍｏｃｖｄ用原料溶液並びにそれを用いた窒化タンタル膜の形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153519A (en) * 1997-03-31 2000-11-28 Motorola, Inc. Method of forming a barrier layer
US6015917A (en) * 1998-01-23 2000-01-18 Advanced Technology Materials, Inc. Tantalum amide precursors for deposition of tantalum nitride on a substrate
US6396147B1 (en) * 1998-05-16 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with metal-oxide conductors
US6410433B1 (en) * 1999-04-27 2002-06-25 Tokyo Electron Limited Thermal CVD of TaN films from tantalum halide precursors
US6383879B1 (en) * 1999-12-03 2002-05-07 Agere Systems Guardian Corp. Semiconductor device having a metal gate with a work function compatible with a semiconductor device
US6531354B2 (en) * 2000-01-19 2003-03-11 North Carolina State University Lanthanum oxide-based gate dielectrics for integrated circuit field effect transistors
US6300208B1 (en) * 2000-02-16 2001-10-09 Ultratech Stepper, Inc. Methods for annealing an integrated device using a radiant energy absorber layer
KR100372639B1 (ko) * 2000-06-21 2003-02-17 주식회사 하이닉스반도체 모스팻 소자의 제조방법
US6518106B2 (en) * 2001-05-26 2003-02-11 Motorola, Inc. Semiconductor device and a method therefor
US6624526B2 (en) * 2001-06-01 2003-09-23 International Business Machines Corporation Compact SRAM cell incorporating refractory metal-silicon-nitrogen resistive elements and method for fabricating
US6512266B1 (en) * 2001-07-11 2003-01-28 International Business Machines Corporation Method of fabricating SiO2 spacers and annealing caps
US6423619B1 (en) * 2001-11-30 2002-07-23 Motorola, Inc. Transistor metal gate structure that minimizes non-planarity effects and method of formation
US7186385B2 (en) * 2002-07-17 2007-03-06 Applied Materials, Inc. Apparatus for providing gas to a processing chamber
US7163721B2 (en) * 2003-02-04 2007-01-16 Tegal Corporation Method to plasma deposit on organic polymer dielectric film
US6727560B1 (en) * 2003-02-10 2004-04-27 Advanced Micro Devices, Inc. Engineered metal gate electrode

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002193981A (ja) * 2000-12-25 2002-07-10 Kojundo Chem Lab Co Ltd ターシャリーアミルイミドトリス（ジメチルアミド）タンタルとその製造方法及びそれを用いたｍｏｃｖｄ用原料溶液並びにそれを用いた窒化タンタル膜の形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007148760A1 (ja) * 2006-06-21 2007-12-27 Tokyo Electron Limited ＴａＳｉＮ膜の成膜方法
KR101011867B1 (ko) 2006-06-21 2011-01-31 도쿄엘렉트론가부시키가이샤 ＴａＳｉＮ막의 성막 방법

Also Published As

Publication number Publication date
TW200516167A (en) 2005-05-16
IL175594A0 (en) 2006-09-05
CN1902337A (zh) 2007-01-24
EP1699945A1 (en) 2006-09-13
WO2005047561A1 (en) 2005-05-26
KR20060112659A (ko) 2006-11-01
US20050250318A1 (en) 2005-11-10
US20050104142A1 (en) 2005-05-19

Similar Documents

Publication Publication Date Title
JP2007513498A (ja) ＦＥＴゲート電極用のＣＶＤタンタル化合物（ＴａおよびＮを含む化合物の化学的気相堆積方法および半導体電界効果デバイス）
TWI701725B (zh) 負電容場效電晶體及製造負電容結構的方法
JP6218384B2 (ja) タングステンゲート電極を備えた半導体装置の製造方法
US10672881B2 (en) Ferroelectric gate dielectric with scaled interfacial layer for steep sub-threshold slope field-effect transistor
KR101166437B1 (ko) 반도체 전계효과 트랜지스터와 그 제조
JP5754715B2 (ja) ゲート電極構造及び製造方法
TW564549B (en) Semiconductor device and the manufacturing method thereof
US20080135936A1 (en) Semiconductor device and manufacturing method thereof
EP1863097A1 (en) Method for modulating the effective work function
US8786031B2 (en) Metal nitride film, semiconductor device using the metal nitride film, and manufacturing method of semiconductor device
US8836048B2 (en) Field effect transistor device having a hybrid metal gate stack
JP2006344836A (ja) 半導体装置及びその製造方法
EP1863072A1 (en) Method for modulating the effective work function
US6392280B1 (en) Metal gate with PVD amorphous silicon layer for CMOS devices and method of making with a replacement gate process
US9034749B2 (en) Gate electrode with stabilized metal semiconductor alloy-semiconductor stack
WO2012087660A2 (en) Semiconductor device contacts
CN103871895A (zh) 用于制造场效应晶体管器件的方法
US20040014306A1 (en) Ms type transistor and its manufacturing method
US6528362B1 (en) Metal gate with CVD amorphous silicon layer for CMOS devices and method of making with a replacement gate process
US8633119B2 (en) Methods for manufacturing high dielectric constant films
US20090283836A1 (en) Cmos structure including protective spacers and method of forming thereof
US8633114B2 (en) Methods for manufacturing high dielectric constant films
JP4967407B2 (ja) 半導体装置の製造方法
JP3779556B2 (ja) 電界効果トランジスタ
JP2009038229A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071010

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110208