JP6218384B2 - タングステンゲート電極を備えた半導体装置の製造方法 - Google Patents

タングステンゲート電極を備えた半導体装置の製造方法 Download PDF

Info

Publication number
JP6218384B2
JP6218384B2 JP2013006888A JP2013006888A JP6218384B2 JP 6218384 B2 JP6218384 B2 JP 6218384B2 JP 2013006888 A JP2013006888 A JP 2013006888A JP 2013006888 A JP2013006888 A JP 2013006888A JP 6218384 B2 JP6218384 B2 JP 6218384B2
Authority
JP
Japan
Prior art keywords
tungsten
film
carbon
fluorine
ffwc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013006888A
Other languages
English (en)
Other versions
JP2014049747A (ja
Inventor
姜東均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of JP2014049747A publication Critical patent/JP2014049747A/ja
Application granted granted Critical
Publication of JP6218384B2 publication Critical patent/JP6218384B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置に関し、詳細には、タングステンゲート電極を備えた半導体装置及びその製造方法に関する。
次世代ＣＭＯＳ回路開発は、低電圧、低電力と共に高性能、高密度、高い信頼性が求められ、これは、ＣＭＯＳ回路のスケーリングによりなされる。ゲート絶縁膜の厚さスケーリングは、ダイレクトトンネリング（ｄｉｒｅｃｔ ｔｕｎｎｅｌｉｎｇ）、ゲート電極からの不純物拡散、ゲート動作特性、信頼性、寿命（ｌｉｆｅｔｉｍｅ）劣化などの問題を引き起こす。高いキャパシタンス確保のためには、ゲート絶縁膜の厚さを減少させなければならないが、これは、漏れ電流の増加によるゲート動作特性及び信頼性に問題を引き起こしている。
ゲート絶縁膜厚の物理的限界は、高誘電率（ｈｉｇｈ−ｋ）特性を有する新しい物質の導入を必要とする。シリコン酸化膜の代りに物理的に厚い厚さを適用できる高誘電率のゲート絶縁膜は、漏れ電流をかなり減少させてゲート動作特性及び信頼性を向上させることができる。高誘電率のゲート絶縁膜は、シリコン酸化膜より高い誘電定数値、高温熱工程でシリコンとの熱力学的安定性、そして非晶質（ａｍｏｒｐｈｏｕｓ）相を持たなければならない。
高誘電率のゲート絶縁膜を導入する場合、ゲート電極としてＮ型ポリシリコン膜及びＰ型ポリシリコン膜は使用し難い。その理由は、不純物がドーピングされたポリシリコン膜からチャネル側への不純物トンネリングにより空乏（ｄｅｐｌｅｔｉｏｎ）が発生し、これによる電流減少と界面電荷層に電荷トラップ増加によるしきい電圧の不安定な変化がある。
したがって、ゲート電極として金属膜を使用すれば、不純物の追加ドープを除去できるから、工数を減少させることができるだけでなく、ゲート空乏（ｇａｔｅ ｄｅｐｌｅｔｉｏｎ）問題を解決でき、抵抗が極めて低い金属膜の導入により高速動作を可能にすることができる。
しかし、ミッドギャップ仕事関数（ｍｉｄ−ｇａｐ ｗｏｒｋｆｕｎｃｔｉｏｎ）を有する金属をＰＭＯＳとＮＭＯＳに同時適用する場合には、各々のトランジスタをターンオンするためのしきい電圧を非常に高く印加しなければならないために、低電圧、高効率装置の要求条件には符合するので、しきい電圧を低く制御して高速動作を可能にするためには、二重ゲート金属電極が必須である。
本発明の実施形態は、ＮＭＯＳのしきい電圧とＰＭＯＳのしきい電圧とを独立的に調節できる半導体装置及びその製造方法を提供する。
本実施形態に係る半導体装置は、ＮＭＯＳ領域とＰＭＯＳ領域とを含む基板と、前記ＮＭＯＳ領域に形成され、第１仕事関数調節物質の含有された第１タングステン含有膜を含む第１ゲート電極と、前記ＰＭＯＳ領域に形成され、第２仕事関数調節物質の含有された第２タングステン含有膜を含む第２ゲート電極とを含むことができる。前記第１仕事関数調節物質は、炭素を含み、前記第２仕事関数調節物質は、炭素及び窒素を含むことができる。前記第１タングステン含有膜は、炭素含有非フッ素タングステンを含み、前記第２タングステン含有膜は、炭素含有非フッ素タングステン窒化物を含むことができる。前記第１ゲート電極は、炭素含有量が１０〜１５ａｔ％であり、前記第２ゲート電極は、炭素含有量が５〜１０ａｔ％で、窒素含有量が２０〜３０ａｔ％である。
本実施形態に係る半導体装置は、ＮＭＯＳ領域とＰＭＯＳ領域とを含む基板と、前記ＮＭＯＳ領域に形成され、炭素含有タングステンとタングステン膜とが積層された第１ゲート電極と、前記基板のＰＭＯＳ領域に形成され、炭素含有タングステン窒化物とタングステン膜とが積層された第２ゲート電極とを含むことができる。前記第１ゲート電極は、炭素含有量が１０〜１５ａｔ％で、前記炭素含有タングステンは、炭素含有非フッ素タングステンを含むことができる。前記第２金属ゲート電極は、炭素含有量が５〜１０ａｔ％で、窒素含有量が２０〜３０ａｔ％であり、前記炭素含有タングステン窒化物は、炭素含有非フッ素タングステン窒化物を含むことができる。
本実施形態に係る半導体装置の製造方法は、ＮＭＯＳ領域とＰＭＯＳ領域とを含む半導体基板の全面にゲート絶縁膜を形成するステップと、前記ＮＭＯＳ領域のゲート絶縁膜上に第１仕事関数調節物質の含有された第１タングステン含有膜を形成するステップと、前記ＰＭＯＳ領域のゲート絶縁膜上に第２仕事関数調節物質の含有された第２タングステン含有膜を形成するステップと、前記第１タングステン含有膜と第２タングステン含有膜とが形成された半導体基板に対して後熱処理を行うステップと、前記第１タングステン含有膜と第２タングステン含有膜とをエッチングして、前記ＮＭＯＳ領域とＰＭＯＳ領域にそれぞれゲート電極を形成するステップとを含むことができる。前記第１仕事関数調節物質は、炭素を含み、前記第２仕事関数調節物質は、炭素及び窒素を含むことができる。前記第１タングステン含有膜と第２タングステン含有膜とを形成するステップは、炭素の含有された非フッ素タングステンソースを利用した原子層蒸着法で形成することができる。前記第１タングステン含有膜は、炭素含有非フッ素タングステンを含み、前記炭素含有非フッ素タングステンの炭素含有量を調節するために、水素含有物質のプラズマ処理を行うことができる。前記第２タングステン含有膜は、炭素含有非フッ素タングステン窒化物を含み、前記炭素含有非フッ素タングステン窒化物の炭素及び窒素の含有量を調節するために、窒素含有物質のプラズマ処理を行うことができる。
本実施形態に係る半導体装置の製造方法は、ＮＭＯＳ領域とＰＭＯＳ領域とを含む半導体基板の全面にゲート絶縁膜を形成するステップと、前記ＮＭＯＳ領域のゲート絶縁膜上に炭素含有タングステンを形成するステップと、前記ＰＭＯＳ領域のゲート絶縁膜上に炭素含有タングステン窒化物を形成するステップと、前記炭素含有タングステンと炭素含有タングステン窒化物上にタングステン膜を形成するステップと、前記タングステン膜の形成された半導体基板に対して後熱処理を行うステップと、前記タングステン膜、炭素含有タングステン及び炭素含有タングステン窒化物をエッチングして、前記ＮＭＯＳ領域とＰＭＯＳ領域にそれぞれ第１ゲート電極と第２ゲート電極とを形成するステップとを含むことができる。前記第１ゲート電極の炭素含有量が１０〜１５ａｔ％になるように前記炭素含有タングステンの炭素含有量を調節することができる。前記第２ゲート電極の炭素含有量及び窒素含有量がそれぞれ５〜１０ａｔ％、２０〜３０ａｔ％になるように前記炭素含有タングステン窒化物の炭素含有量及び窒素含有量を調節することができる。
本技術は、ＮＭＯＳとＰＭＯＳの各ゲート電極として仕事関数調節物質の含有されたタングステン含有膜を利用することによって、各々のトランジスタに適した仕事関数を有し、同時に低抵抗の二重金属ゲート電極を形成できる効果がある。
また、本技術は、非フッ素タングステンを利用してタングステン含有ゲート電極を形成することによって、ゲート絶縁膜との界面特性に優れており、ポリシリコン空乏率（Ｐｏｌｙｓｉｌｉｃｏｎ Ｄｅｐｌｅｔｉｏｎ Ｒａｔｉｏ；ＰＤＲ）、フェルミレベルピンニング（Ｆｅｒｍｉ ｌｅｖｅｌ ｐｉｎｎｉｎｇ）現象及び抵抗特性を改善できる。これにより、高速動作が可能なトランジスタを形成できる。
また、本技術は、低電圧、低電力具現が可能なようにしきい電圧を調節するために、炭素含有タングステンと炭素含有タングステン窒化物をそれぞれのトランジスタに適した仕事関数を有する二重金属ゲート電極として使用することによって、優れたメモリ動作特性を確保することができる。
本実施形態に係るゲート構造物の断面図である。 本実施形態に係る第１タングステン含有ゲート電極の形成方法を示す図である。 本実施形態に係る第２タングステン含有ゲート電極の形成方法を示す図である。 タングステン含有膜Ｗ／ＦＦＷＣに対する後熱処理後の相転移を説明するための図である。 炭素含有非フッ素タングステン窒化物ＦＦＷＮＣに対する後熱処理後の相転移を説明するための図である。 Ｗ／ＦＦＷＣに対する後熱処理後の結晶粒のサイズを説明するための図である。 Ｗ／ＦＦＷＮＣに対する後熱処理後の結晶粒のサイズを説明するための図である。 炭素含有非フッ素タングステンＦＦＷＣのフッ素拡散バリアの機能を説明するための図である。 ゲート電極として用いられる材料の種類に応じるＣ−Ｖ特性を説明するための図である。 ゲート電極の材料として用いられる物質の比抵抗を比較した図である。 本実施形態に係るゲート構造物の形成方法を説明するための一例を示す図である。 本実施形態に係るゲート構造物の形成方法を説明するための一例を示す図である。 本実施形態に係るゲート構造物の形成方法を説明するための一例を示す図である。 本実施形態に係るゲート構造物の形成方法を説明するための一例を示す図である。 本実施形態に係るゲート構造物の形成方法を説明するための一例を示す図である。 本実施形態に係るゲート構造物の形成方法を説明するための一例を示す図である。
以下、本発明の属する技術分野における通常の知識を有した者が本発明の技術的思想を容易に実施できる程度に詳細に説明するために、本発明の最も好ましい実施形態を添付図面を参照して説明する。
図１は、本実施形態に係るゲート構造物の断面図である。
図１に示すように、半導体基板２１は、第１領域ＮＭＯＳと第２領域ＰＭＯＳとを有し、第１領域ＮＭＯＳと第２領域ＰＭＯＳとを分離するための素子分離領域２２を有する。素子分離領域２２は、トレンチ構造であって、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）工程により形成できる。半導体基板２１上には、通常のシリコン酸化物に比べて高い誘電定数を有する高誘電膜を利用してゲート絶縁膜２３が形成される。
第１領域ＮＭＯＳのゲート絶縁膜２３上に第１タングステン含有ゲート電極２０１が形成される。第１タングステン含有ゲート電極２０１は、第１タングステン含有膜パターン２４Ｎと第３タングステン含有膜パターン２７Ｎとを含む。第１タングステン含有膜パターン２４Ｎは、仕事関数調節物質（Ｗｏｒｋｆｕｎｃｔｉｏｎ ｃｏｎｔｒｏｌ ｍａｔｅｒｉａｌｓ）が含有されている。仕事関数調節物質は、炭素（Ｃａｒｂｏｎ）を含むことができる。第１タングステン含有膜パターン２４Ｎは、炭素含有タングステン（Ｗ１−ｘＣｘ）を含むことができる。第１タングステン含有膜パターン２４Ｎは、２０〜３０Åの厚さを有するように形成できる。炭素含有タングステンは、４．５ｅＶ以下（４．２ｅＶ〜４．５ｅＶ）の低い仕事関数を有する。このような低い仕事関数は、炭素含有タングステンに含まれた炭素の含有量（ｘ）により得られる。炭素の含有量（ｘ）を調節するために、炭素を含有する非フッ素タングステンソース及び水素プラズマ処理を使用することができる。炭素の含有量（ｘ）は、１０〜１５ａｔ％（ａｔｏｍ ｐｅｒｃｅｎｔ）を含むことができる。後述するが、炭素の含有量（ｘ）は、焼きなまし（ａｎｎｅａｌ）が実施された後の含有量である。
第２領域ＰＭＯＳのゲート絶縁膜２３上に第２タングステン含有ゲート電極２０２が形成される。第２タングステン含有ゲート電極２０２は、第２タングステン含有膜パターン２６Ｐと第３タングステン含有膜パターン２７Ｐとを有する。第２タングステン含有膜パターン２６Ｐは、仕事関数調節のための物質を含有できる。仕事関数調節物質は、炭素及び窒素を含むことができる。例えば、第２タングステン含有膜パターン２６Ｐは、炭素と窒素を含有するタングステン（Ｗ１−ｘ−ｙＮｘＣｙ）を含むことができる。炭素と窒素を含有するタングステン（Ｗ１−ｘ−ｙＮｘＣｙ）は、炭素含有タングステン窒化物になることができる。第２タングステン含有膜パターン２６Ｐは、２０〜３０Åの厚さを有するように形成できる。炭素含有タングステン窒化物は、５．２ｅＶ以下（４．９ｅＶ〜５．２ｅＶ）の高い仕事関数を有する。このような高い仕事関数は、炭素含有タングステンに含まれた炭素の含有量（ｙ）及び窒素の含有量（ｘ）により得られる。炭素含有タングステン窒化物に含まれる炭素の含有量（ｙ）と窒素の含有量（ｘ）を調節するために、炭素を含有する非フッ素タングステンソース及びＮＨ３プラズマ処理を使用することができる。炭素の含有量（ｙ）は、５〜１０ａｔ％を含むことができる。窒素の含有量（ｘ）は、２０〜３０ａｔ％を含むことができる。後述するが、炭素の含有量（ｙ）と窒素の含有量（ｘ）は、焼きなましが実施された後の含有量である。
第３タングステン含有膜パターン２７Ｎ、２７Ｐは、タングステン（Ｔｕｎｇｓｔｅｎ；Ｗ）を含む。タングステンは、タングステンバルク膜（Ｂｕｌｋ Ｗ）を含むか、又はタングステン核生成膜（Ｎｕｃｌｅａｔｉｏｎ Ｗ）とタングステンバルク膜とが積層されるとよい。タングステン核生成膜は、１０〜２０Åの厚さを有するように形成できる。低い比抵抗を得るためにタングステンバルク膜は、アルファタングステン相（α−Ｗ）を有するとよい。タングステンバルク膜は、ＢＣＣ（Ｂｏｄｙ Ｃｅｎｔｅｒ Ｃｕｂｉｃ）構造のアルファタングステン相（α−Ｗ）を有する。
図１において第１タングステン含有膜パターン２４Ｎと第２タングステン含有膜パターン２６Ｐとは、拡散バリアの役割を果たすことができる。第１タングステン含有膜パターン２４Ｎは、炭素含有タングステンを含み、第２タングステン含有膜パターン２６Ｐは、炭素含有タングステン窒化物を含むとよい。炭素含有タングステンは、膜内フッ素がない炭素含有非フッ素タングステン（Ｃａｒｂｏｎ ｃｏｎｔａｉｎｉｎｇ Ｆｌｕｏｒｉｎｅ Ｆｒｅｅ Ｔｕｎｇｓｔｅｎ；ＦＦＷＣ）を含むことができる。炭素含有タングステン窒化物は、膜内フッ素がない炭素含有非フッ素タングステン窒化物（Ｃａｒｂｏｎ ｃｏｎｔａｉｎｉｎｇ Ｆｌｕｏｒｉｎｅ Ｆｒｅｅ Ｔｕｎｇｓｔｅｎ Ｎｉｔｒｉｄｅ；ＦＦＷＮＣ）を含むことができる。
したがって、第２タングステン含有ゲート電極２０２は、炭素含有非フッ素タングステン窒化物ＦＦＷＮＣ、タングステン核生成膜及びタングステンバルク膜が積層された構造Ｗ／ＦＦＷＮＣになることができる。また、第２タングステン含有ゲート電極２０２は、炭素含有非フッ素タングステン窒化物ＦＦＷＮＣとタングステンバルク膜とが積層された構造Ｗ／ＦＦＷＮＣになることができる。第１タングステン含有ゲート電極２０１は、炭素含有非フッ素タングステンＦＦＷＣ、タングステン核生成膜及びタングステンバルク膜が積層された構造Ｗ／ＦＦＷＣになるとよい。第１タングステン含有ゲート電極２０１は、炭素含有非フッ素タングステンＦＦＷＣとタングステンバルク膜とが積層された構造Ｗ／ＦＦＷＣになることができる。
図１によれば、ＮＭＯＳは、第１タングステン含有ゲート電極２０１を含み、ＰＭＯＳは、第２タングステン含有ゲート電極２０２を含む。第１タングステン含有ゲート電極２０１は、ＮＭＯＳに適した仕事関数を有する第１タングステン含有膜パターン２４Ｎを含む。第２タングステン含有ゲート電極２０２は、ＰＭＯＳに適した仕事関数を有する第２タングステン含有膜パターン２６Ｐを含む。
したがって、本実施形態は、ＮＭＯＳのしきい電圧とＰＭＯＳのしきい電圧をそれおれ独立的に調節できる。
なお、本実施形態は、炭素含有非フッ素タングステンＦＦＷＣ及び炭素含有非フッ素タングステン窒化物ＦＦＷＮＣを利用してタングステン含有ゲート電極を形成することによって、ゲート絶縁膜２３との界面特性に優れている。また、ポリシリコンやチタン窒化物を使用しないので、ポリシリコン空乏率（Ｐｏｌｙｓｉｌｉｃｏｎ Ｄｅｐｌｅｔｉｏｎ Ｒａｔｉｏ；ＰＤＲ）、フェルミレベルピンニング（Ｆｅｒｍｉ ｌｅｖｅｌ ｐｉｎｎｉｎｇ）現象及び抵抗特性を改善できる。これにより、高速動作が可能なトランジスタを形成できる。
図２は、本実施形態に係る第１タングステン含有ゲート電極の形成方法を示す図である。以下、第１タングステン含有ゲート電極は、炭素含有非フッ素タングステンＦＦＷＣ、タングステン核生成膜及びタングステンバルク膜が積層された「タングステン含有膜Ｗ／ＦＦＷＣ」とする。
図２に示すように、タングステン含有膜Ｗ／ＦＦＷＣの形成方法は、炭素含有非フッ素タングステンＦＦＷＣの形成ステップ（１０１）、タングステン核生成膜の形成ステップ（１０２）、タングステンバルク膜の形成ステップ（１０３）及び後熱処理ステップ（１０４）を含む。
炭素含有非フッ素タングステンＦＦＷＣの形成ステップ（１０１）
炭素含有非フッ素タングステンＦＦＷＣは、原子層蒸着法（ＡＬＤ）を利用して形成できる。原子層蒸着法ＡＬＤは、金属有機タングステンソース（Ｍｅｔａｌ ｏｒｇａｎｉｃ ｔｕｎｇｓｔｅｎ ｓｏｕｒｃｅ）を利用できる。原子層蒸着法ＡＬＤは、非フッ素タングステンソースの注入ステップ（Ｓ１１）、パージステップ（Ｓ１２）、反応剤注入ステップ（Ｓ１３）、パージステップ（Ｓ１４）を単位サイクルにし、この単位サイクルを数回繰り返して（Ｓ１５）要求される厚さの炭素含有非フッ素タングステンＦＦＷＣを蒸着できる。原子層蒸着法は、１５０〜３２０℃の温度で２５０Ｗのパワーで行うことができる。
非フッ素タングステンソースの注入ステップ（Ｓ１１）は、金属有機系の非フッ素タングステンソース（Ｆｌｕｏｒｉｎｅ Ｆｒｅｅ ｔｕｎｇｓｔｅｎ ｓｏｕｒｃｅ；ＦＦＷＳ）を基板上に吸着させる。ここで、基板は、シリコンのような半導体工程に適した任意物質から形成されることができ、誘電体または導電性物質のような層を上部に具備できる。基板の表面は、炭素含有非フッ素タングステンＦＦＷＣの蒸着が実施される任意基板または基板上に形成された物質表面のことをいう。例えば、基板の表面は、用途に応じてシリコン、シリコン酸化物、高誘電物質、シリコン窒化物、ドープされたシリコン、金属、金属窒化物及びその他導電性物質のような物質を含むことができる。
非フッ素タングステンソースＦＦＷＳは、金属有機タングステンソース（Ｍｅｔａｌ ｏｒｇａｎｉｃ ｔｕｎｇｓｔｅｎ ｓｏｕｒｃｅ）を適用できる。非フッ素タングステンソースＦＦＷＳは、フッ素が含有されない金属有機タングステンソースを含むことができる。非フッ素タングステンソースＦＦＷＳは、タングステンと炭素（Ｃａｒｂｏｎ）を含有する化合物を含むことができる。また、非フッ素タングステンソースＦＦＷＳは、タングステン、炭素及び窒素を含有する化合物を含むことができる。例えば、非フッ素タングステンソースＦＦＷＳは、Ｃ８Ｈ７ＮＯ３Ｗ（Ｄｉｃａｒｂｏｎｙｌ（η５−Ｍｅｔｈｙｌ−Ｃｙｃｌｏｐｅｎｔａｄｉｅｎｙｌ）Ｎｉｔｒｏｓｙｌ Ｔｕｎｇｓｔｅｎ）、Ｃ１２Ｈ３０Ｎ４Ｗ（Ｂｉｓ（ｔｅｒｔ−Ｂｕｔｙｌｉｍｉｎｏ）Ｂｉｓ（Ｄｉｍｅｔｈｙｌａｍｉｎｏ）Ｔｕｎｇｓｔｅｎ）を含むことができる。上述のような非フッ素タングステンソースＦＦＷＳを利用して蒸着される炭素含有非フッ素タングステンＦＦＷＣは、炭素の含有量により比抵抗が低くなり、バリア（Ｂａｒｒｉｅｒ）の機能を果たすことができる。したがって、炭素の含有量が４０ａｔ％（ａｔｏｍ ｐｅｒｃｅｎｔ）以下になるように非フッ素タングステンソースＦＦＷＳの流量が制御されうる。
次に、吸着されない非フッ素タングステンソースを除去するために、パージステップ（Ｓ１２）を行う。パージステップは、アルゴンなどの不活性ガスを供給して行うことができる。
次に、反応剤注入ステップ（Ｓ１３）は、吸着された非フッ素タングステンソースＦＦＷＳと反応して、原子層単位の炭素含有非フッ素タングステンＦＦＷＣを蒸着する工程である。ここで、反応剤は、還元剤または還元ガスを含むことができる。反応剤は、水素（Ｈｙｄｒｏｇｅｎ）を含有する物質を含むことができる。反応剤注入ステップ（Ｓ１３）は、水素含有物質のプラズマ処理を含むことができる。反応剤注入ステップ（Ｓ１３）として水素プラズマ処理（Ｈ２ Ｐｌａｓｍａ ｔｒｅａｔｍｅｎｔ）を含むことができる。このように水素プラズマ処理を行うことによって、非フッ素タングステンソースと水素との反応により炭素含有非フッ素タングステンＦＦＷＣが蒸着される。水素プラズマ処理により蒸着される炭素含有非フッ素タングステンＦＦＷＣの炭素含有量を４０ａｔ％以下に制御できる。炭素の含有量を制御するために、水素プラズマ処理の条件（例；２５０Ｗのパワー）を調節できる。水素プラズマ処理により炭素含有非フッ素タングステンＦＦＷＣに含まれている不純物を除去することもできる。
次に、未反応反応剤及び反応副産物を除去するために、パージステップ（Ｓ１４）を行う。パージステップは、アルゴンなどの不活性ガスを供給して行うことができる。
上述したような非フッ素タングステンソースの注入ステップ（Ｓ１１）、パージステップ（Ｓ１２）、反応剤注入ステップ（Ｓ１３）、パージステップ（Ｓ１４）を単位サイクルにし、単位サイクルを数回繰り返し（Ｓ１５）して所望の厚さの炭素含有非フッ素タングステンＦＦＷＣを蒸着できる。炭素含有非フッ素タングステンＦＦＷＣは、２０〜３０Åの厚さを有するように形成できる。原子層蒸着法ＡＬＤを利用するによって段差被覆性（Ｓｔｅｐ ｃｏｖｅｒａｇｅ）に優れている。炭素含有非フッ素タングステンＦＦＷＣに含まれた炭素の含有量は、２５〜３５ａｔ％になることができる。このような炭素の含有量は、非フッ素タングステンソースの流量及び水素プラズマ処理により得られる。
炭素含有非フッ素タングステンＦＦＷＣは、フッ素が存在しない金属有機タングステンソースを使用して形成する。これにより、膜内にフッ素が含有されないから下部の基板の表面に対する劣化が発生しない。また、水素プラズマ処理により膜内炭素の含有量を制御できる。特に、炭素の含有量を４０ａｔ％以下に制御することによって比抵抗を低くし、かつバリアの機能を有する。
タングステン核生成膜の形成ステップ（１０２）
炭素含有非フッ素タングステンＦＦＷＣ上にタングステン核生成膜を形成する。タングステン核生成膜は、原子層蒸着法ＡＬＤまたは化学気相蒸着法（ＣＶＤ）を利用して形成できる。原子層蒸着法を利用する場合、炭素含有非フッ素タングステンＦＦＷＣと同じチャンバーで行うことができる。
タングステン核生成膜は、タングステンソースとして六フッ化タングステン（ＷＦ６）を使用することができ、浸漬ガス（ｓｏａｋｉｎｇ ｇａｓ）としてジボラン（Ｂ２Ｈ６）を使用することができる。六フッ化タングステン（ＷＦ６）とジボラン（Ｂ２Ｈ６）をそれぞれ５〜６回程度注入及びパージして形成できる。浸漬ガスとしてジボラン（Ｂ２Ｈ６）を使用することによって、タングステン核生成膜は非晶相を有する。これにより、タングステン核生成膜は、大きな結晶粒を有し比抵抗が低い。タングステン核生成膜は、２０Å以内の薄い厚さを有するように形成する。ジボラン（Ｂ２Ｈ６）の流量は、３００ｓｃｃｍ以上にし、工程温度を３５０℃以下にする。非晶相のタングステン核生成膜により後続のタングステンバルク膜の結晶粒を大きく形成できる。タングステン核生成膜は、タングステンバルク膜に対する成長サイト（ｓｉｔｅ）として作用する薄いタングステン層である。
タングステンバルク膜の形成ステップ（１０３）
タングステン核生成膜上にタングステンバルク膜を形成する。タングステンバルク膜の場合は、六フッ化タングステン（ＷＦ６）とＨ２とを利用して形成できる。このとき、タングステン核生成膜の比抵抗は、タングステンバルク膜より極めて高いために低い比抵抗を得るためにはタングステン核生成膜をできる限り省略することが好ましいが、この場合にタングステンバルク膜を直に蒸着することによりシート抵抗均一度が劣化するので、タングステン核生成膜を可能な限り薄く形成する。タングステンバルク膜は、低い比抵抗のＢＣＣ（Ｂｏｄｙ Ｃｅｎｔｅｒｅｄ Ｃｕｂｉｃ）構造のアルファタングステン相（α−Ｗ ｐｈａｓｅ）を有するよう工程温度を４００℃以上で蒸着できる。タングステンバルク膜は、化学気相蒸着法または原子層蒸着法を利用して形成できる。
上述したことによれば、炭素含有非フッ素タングステンＦＦＷＣ、タングステン核生成膜及びタングステンバルク膜を含む積層構造のタングステン含有膜になることができる。炭素含有非フッ素タングステンＦＦＷＣがバリアで、タングステン核生成膜とタングステンバルク膜が電極であると仮定すると、タングステン含有膜は、「Ｗ／ＦＦＷＣ」の積層構造になることができる。炭素含有非フッ素タングステンＦＦＷＣは、フッ素が含有されておらず、タングステン核生成膜とタングステンバルク膜とは、フッ素が含有されなくてもよく、またはフッ素が微量含有されてもよい。タングステン核生成膜とタングステンバルク膜とにフッ素が微量含有されていても、炭素含有非フッ素タングステンＦＦＷＣがバリアとして機能するので、フッ素が基板に広がるのを防止できる。
一方、タングステン核生成膜とタングステンバルク膜の形成時にタングステンソースとして、Ｃ８Ｈ７ＮＯ３Ｗ、Ｃ１２Ｈ３０Ｎ４Ｗの非フッ素タングステンソースを使用してもよい。しかし、非フッ素タングステンソースを利用すれば、膜内に炭素を含有するから、比抵抗の側面で不利である。
後熱処理ステップ（１０４）
炭素含有非フッ素タングステンＦＦＷＣ、タングステン核生成膜及びタングステンバルク膜を含むタングステン含有膜Ｗ／ＦＦＷＣを形成した後比抵抗を減少するために後熱処理（Ｐｏｓｔ Ａｎｎｅａｌ，Ｐｏｓｔ−ＡＮＬ）を行う。後熱処理は、急速熱処理ＲＴＰを含むことができる。後熱処理は、約１時間の間に行われることができる。後熱処理は、タングステン含有膜Ｗ／ＦＦＷＣの酸化を防止するために窒素（Ｎ２）雰囲気で行うことができる。後熱処理は、８００℃の温度で行うことができる。
タングステン含有膜Ｗ／ＦＦＷＣは、後熱処理により熱エネルギーを駆動力として結晶粒が大きくなり、低い配位数（ｃｏｏｒｄｉｎａｔｉｏｎ ｎｕｍｂｅｒ）を有するように相が変化し、炭素濃度が減少するに伴い比抵抗が減少する。Ｗ２Ｃ相とベータタングステン（β−Ｗ）相の小さな結晶粒は、後熱処理（Ｓ３８）によりアルファタングステン（α−Ｗ）相の非常に大きな結晶粒に変化される。
例えば、後熱処理によりタングステン含有膜Ｗ／ＦＦＷＣの炭素濃度が２０ａｔ％以下（１０〜１５ａｔ％）に減少する。結晶粒のサイズが１０倍以上大きくなる。結局、後熱処理が行われたタングステン含有膜Ｗ／ＦＦＷＣは、炭素濃度が減少して大きな結晶粒を有するようになり、蒸着後より比抵抗（Ｒｅｓｉｓｔｉｖｉｔｙ）が約８０％以上減少する。
図３は、本実施形態に係る第２タングステン含有ゲート電極の形成方法を示す図である。以下、第２タングステン含有ゲート電極は、炭素含有非フッ素タングステン窒化物ＦＦＷＮＣ、タングステン核生成膜及びタングステンバルク膜が積層された「タングステン含有膜Ｗ／ＦＦＷＮＣ」とする。
図３に示すように、タングステン含有膜Ｗ／ＦＦＷＮＣの形成方法は、炭素含有非フッ素タングステン窒化物ＦＦＷＮＣの形成ステップ（２０１）、タングステン核生成膜の形成ステップ（２０２）、タングステンバルク膜の形成ステップ（２０３）及び後熱処理ステップ（２０４）を含む。
炭素含有非フッ素タングステン窒化物ＦＦＷＮＣの形成ステップ（２０１）
炭素含有非フッ素タングステン窒化物ＦＦＷＮＣは、原子層蒸着法（ＡＬＤ）を利用して形成できる。原子層蒸着法（ＡＬＤ）は、金属有機タングステンソース（Ｍｅｔａｌ ｏｒｇａｎｉｃ ｔｕｎｇｓｔｅｎ ｓｏｕｒｃｅ）を利用できる。原子層蒸着法ＡＬＤは、非フッ素タングステンソースの注入ステップ（Ｓ２１）、パージステップ（Ｓ２２）、反応剤注入ステップ（Ｓ２３）、パージステップ（Ｓ２４）を単位サイクルにし、この単位サイクルを数回繰り返して（Ｓ２５）要求される厚さの炭素含有非フッ素タングステン窒化物ＦＦＷＮＣを蒸着できる。原子層蒸着法は、１５０〜３２０℃の温度で２５０Ｗのパワーで行うことができる。
非フッ素タングステンソースの注入ステップ（Ｓ１１）は、金属有機系の非フッ素タングステンソースＦＦＷＳを基板上に吸着させる。ここで、基板は、シリコンのような半導体工程に適した任意物質から形成されることができ、誘電体または導電性物質のような層を上部に具備できる。基板の表面は、炭素含有非フッ素タングステン窒化物ＦＦＷＮＣの蒸着が行われる任意基板または基板上に形成された物質表面を指し示す。例えば、基板の表面は、用途に応じてシリコン、シリコン酸化物、高誘電物質、シリコン窒化物、ドープされたシリコン、金属、金属窒化物及びその他導電性物質のような物質を含むことができる。
非フッ素タングステンソースＦＦＷＳは、金属有機タングステンソースを適用できる。非フッ素タングステンソースＦＦＷＳは、フッ素が含有されない金属有機タングステンソースを含むことができる。非フッ素タングステンソースＦＦＷＳは、タングステン及び炭素を含有する化合物を含むことができる。また、非フッ素タングステンソースＦＦＷＳは、タングステン、炭素及び窒素を含有する化合物を含むことができる。例えば、非フッ素タングステンソースＦＦＷＳは、Ｃ８Ｈ７ＮＯ３Ｗ、Ｃ１２Ｈ３０Ｎ４Ｗを含むことができる。上記のような非フッ素タングステンソースＦＦＷＳを利用して蒸着される炭素含有非フッ素タングステン窒化物ＦＦＷＮＣは、炭素の含有量により比抵抗が低くなり、バリアとして機能できる。したがって、炭素の含有量が４０ａｔ％（ａｔｏｍ ｐｅｒｃｅｎｔ）以下になるように非フッ素タングステンソースＦＦＷＳの流量が制御されることができる。
次に、吸着されない非フッ素タングステンソースを除去するためにパージステップ（Ｓ２２）を行う。パージステップは、アルゴンなどの不活性ガスを供給して行うことができる。
次に、反応剤注入ステップ（Ｓ２３）は、吸着された非フッ素タングステンソースＦＦＷＳと反応して原子層単位の炭素含有非フッ素タングステン窒化物ＦＦＷＮＣを蒸着する工程である。ここで、反応剤は、還元剤または還元ガスを含むことができる。反応剤は、水素（Ｈｙｄｒｏｇｅｎ）を含有する物質を含むことができる。反応剤注入ステップ（Ｓ２３）は、水素含有物質のプラズマ処理を含むことができる。反応剤注入ステップ（Ｓ２３）としてＮＨ３プラズマ処理（ＮＨ３ Ｐｌａｓｍａ ｔｒｅａｔｍｅｎｔ）を含むことができる。このようにＮＨ３プラズマ処理を行うことによって、炭素含有非フッ素タングステン窒化物ＦＦＷＮＣが蒸着される。ＮＨ３プラズマ処理により蒸着される炭素含有非フッ素タングステン窒化物ＦＦＷＮＣの炭素及び窒素の含有量を制御できる。炭素及び窒素の含有量を制御するために、プラズマ処理の条件（例、２５０Ｗのパワー）を調節できる。ＮＨ３プラズマ処理により炭素含有非フッ素タングステン窒化物ＦＦＷＮＣに含まれている不純物を除去することもできる。結局、ＮＨ３プラズマ処理条件を制御することによって仕事関数を調節できる。
次に、未反応反応剤及び反応副産物を除去するためにパージステップ（Ｓ２４）を行う。パージステップは、アルゴンなどの不活性ガスを供給して行うことができる。
上述したような非フッ素タングステンソースの注入ステップ（Ｓ２１）、パージステップ（Ｓ２２）、反応剤注入ステップ（Ｓ２３）、パージステップ（Ｓ２４）を単位サイクルにし、単位サイクルを数回繰り返し（Ｓ２５）して所望の厚さの炭素含有非フッ素タングステン窒化物ＦＦＷＮＣを蒸着できる。炭素含有非フッ素タングステン窒化物ＦＦＷＮＣは、２０〜３０Åの厚さを有するように形成できる。原子層蒸着法ＡＬＤを利用するから、段差被覆性に優れている。
炭素含有非フッ素タングステン窒化物ＦＦＷＮＣは、フッ素が存在しない金属有機タングステンソースを使用して形成する。これにより、膜内にフッ素が含有されなくなって、下部の基板の表面に対する劣化が発生しない。また、ＮＨ３プラズマ処理により膜内炭素の含有量を制御できる。特に、炭素含有非フッ素タングステン窒化物ＦＦＷＮＣの炭素の含有量を４０ａｔ％以下に制御することによって、比抵抗を低くし、かつバリアの機能を果たす。
タングステン核生成膜の形成ステップ（２０２）
炭素含有非フッ素タングステン窒化物ＦＦＷＮＣ上にタングステン核生成膜を形成する。タングステン核生成膜は、原子層蒸着法ＡＬＤまたは化学気相蒸着法（ＣＶＤ）を利用して形成できる。原子層蒸着法を利用する場合、炭素含有非フッ素タングステン窒化物ＦＦＷＮＣと同じチャンバーで行うことができる。
タングステン核生成膜は、タングステンソースとして六フッ化タングステン（ＷＦ６）を使用することができ、浸漬ガスとしてジボラン（Ｂ２Ｈ６）を使用することができる。六フッ化タングステン（ＷＦ６）とジボラン（Ｂ２Ｈ６）をそれぞれ５〜６回程度注入及びパージして形成できる。浸漬ガスとしてジボラン（Ｂ２Ｈ６）を使用することによって、タングステン核生成膜は非晶相を有する。これにより、タングステン核生成膜は、大きな結晶粒を有し比抵抗が低い。タングステン核生成膜は、２０Å以内の薄い厚さを有するように形成する。ジボラン（Ｂ２Ｈ６）の流量は、３００ｓｃｃｍ以上にし、工程温度を３５０℃以下にする。非晶相のタングステン核生成膜により後続のタングステンバルク膜の結晶粒を大きく形成できる。タングステン核生成膜は、タングステンバルク膜に対する成長サイトとして作用する薄いタングステン層である。
タングステンバルク膜の形成ステップ（２０３）
タングステン核生成膜上にタングステンバルク膜を形成する。タングステンバルク膜の場合は、六フッ化タングステン（ＷＦ６）とＨ２を利用して形成できる。このとき、タングステン核生成膜の比抵抗は、タングステンバルク膜より極めて高いために、低い比抵抗を得るためには、タングステン核生成膜をできる限り省略することが好ましいが、この場合、タングステンバルク膜を直に蒸着するにつれてシート抵抗均一度が劣化するので、タングステン核生成膜を可能な限り薄く形成する。タングステンバルク膜は、低い比抵抗のＢＣＣ（Ｂｏｄｙ Ｃｅｎｔｅｒｅｄ Ｃｕｂｉｃ）構造のアルファタングステン相（α−Ｗ ｐｈａｓｅ）を有するよう工程温度を４００℃以上で蒸着できる。タングステンバルク膜は、化学気相蒸着法または原子層蒸着法を利用して形成できる。
上述したことによれば、炭素含有非フッ素タングステン窒化物ＦＦＷＮＣ、タングステン核生成膜及びタングステンバルク膜を含む積層構造のタングステン含有膜になることができる。炭素含有非フッ素タングステン窒化物ＦＦＷＮＣがバリアで、タングステン核生成膜とタングステンバルク膜とが電極であると仮定すれば、タングステン含有膜は、「Ｗ／ＦＦＷＮＣ」の積層構造になることができる。炭素含有非フッ素タングステ窒化物ＦＦＷＮＣは、フッ素が含有されておらず、タングステン核生成膜とタングステンバルク膜とは、フッ素が含有されていないか、又はフッ素が微量含有されることができる。タングステン核生成膜とタングステンバルク膜とにフッ素が微量含有されていても、炭素含有非フッ素タングステン窒化物ＦＦＷＮＣがバリアの役割を果たすので、フッ素が基板に広がるのを防止できる。
一方、タングステン核生成膜とタングステンバルク膜を形成する際に、タングステンソースとしてＣ８Ｈ７ＮＯ３Ｗ、Ｃ１２Ｈ３０Ｎ４Ｗの非フッ素タングステンソースを使用することもできる。しかしながら、非フッ素タングステンソースを利用すれば、膜内に炭素を含有するから、比抵抗の側面で不利である。
後熱処理ステップ（２０４）
炭素含有非フッ素タングステン窒化物ＦＦＷＮＣ、タングステン核生成膜及びタングステンバルク膜を含むタングステン含有膜Ｗ／ＦＦＷＮＣを形成した後に比抵抗を減少するために、後熱処理（Ｐｏｓｔ Ａｎｎｅａｌ，Ｐｏｓｔ−ＡＮＬ）を行う。後熱処理は、急速熱処理ＲＴＰを含むことができる。後熱処理は、約１時間の間に行うことができる。後熱処理は、タングステン含有膜Ｗ／ＦＦＷＮＣの酸化を防止するために、窒素（Ｎ２）雰囲気で行うことができる。後熱処理は、８００℃の温度で行うことができる。
タングステン含有膜Ｗ／ＦＦＷＮＣは、後熱処理により熱エネルギーを駆動力として利用して結晶粒が大きくなり、低い配位数を有するように相が変化し、炭素濃度が減少し、かつ比抵抗が減少する。後熱処理によりアルファタングステン（α−Ｗ）相の極めて大きな結晶粒に変化する。
例えば、後熱処理によりタングステン含有膜Ｗ／ＦＦＷＮＣの炭素濃度が１０ａｔ％以下（５〜１０ａｔ％）に減少する。窒素の含有量は、２０〜３０ａｔ％になる。結晶粒のサイズが１０倍以上大きくなる。結局、後熱処理が行われたタングステン含有膜Ｗ／ＦＦＷＮＣは、炭素濃度が減少し大きな結晶粒を有するようになって、蒸着後より比抵抗（Ｒｅｓｉｓｔｉｖｉｔｙ）が約８０％以上減少する。
下記の表１は、炭素含有量に応じるタングステン含有膜（Ｗ／ＦＦＷＣ、Ｗ／ＦＦＷＮＣ）の比抵抗変化を説明するための表である。タングステン含有膜（Ｗ／ＦＦＷＣ、Ｗ／ＦＦＷＮＣ）においてＦＦＷＣとＦＦＷＮＣとは、それぞれ２０Åの厚さで、Ｗは、４０Åの厚さである。
Figure 0006218384
表１に示すように、タングステン含有膜Ｗ／ＦＦＷＣは、蒸着後の比抵抗が約１４３．４μｏｈｍ−ｃｍであったが、後熱処理を行うことによって２７．１μｏｈｍ−ｃｍに減少することが分かる。
タングステン含有膜Ｗ／ＦＦＷＮＣは、蒸着後の比抵抗が約２４３．２μｏｈｍ−ｃｍであったが、後熱処理を行うことによって５１．３μｏｈｍ−ｃｍに減少することが分かる。
以上のように、タングステン含有膜（Ｗ／ＦＦＷＣ、Ｗ／ＦＦＷＮＣ）は、後熱処理により蒸着後より比抵抗が８０％以上著しく減少する。
下記の表２は、炭素含有量に応じるタングステン含有膜の仕事関数変化を説明するための表である。タングステン含有膜として第１試料［Ｗ／ＦＦＷＣ（４０Å／２０Å）］、第２試料［Ｗ／ＦＦＷＣ（４０Å／２０Å）＋ＡＮＬ］、第３試料［Ｗ／ＦＦＷＣ（３０Å／３０Å）］、第４試料［Ｗ／ＦＦＷＣ（３０Å／３０Å）＋ＡＮＬ］、第５試料（Ｗ／ＦＦＷＮＣ１＋ＡＮＬ）、第６試料（Ｗ／ＦＦＷＮＣ２＋ＡＮＬ）を用意した。第１試料は、Ｗ／ＦＦＷＣ（４０Å／２０Å）の蒸着後の結果で、第２試料（Ｗ／ＦＦＷＣ＋ＡＮＬ）は、Ｗ／ＦＦＷＣ（４０Å／２０Å）に対して後熱処理ＡＮＬを行った結果である。第３試料は、Ｗ／ＦＦＷＣ（３０Å／３０Å）の蒸着後の結果で、第４試料（Ｗ／ＦＦＷＣ＋ＡＮＬ）は、Ｗ／ＦＦＷＣ（３０Å／３０Å）に対して後熱処理ＡＮＬを行った結果である。第５試料（Ｗ／ＦＦＷＮＣ１＋ＡＮＬ）は、後熱処理後炭素含有量が大きな場合で、第６試料（Ｗ／ＦＦＷＮＣ２＋ＡＮＬ）は、後熱処理後炭素含有量が小さな場合である。
Figure 0006218384
表２によれば、炭素含有非フッ素タングステンＦＦＷＣを含むタングステン含有膜Ｗ／ＦＦＷＣは、後熱処理を行うことによって炭素含有量が１０〜１５ａｔ％に低く維持され、これにより４．２ｅＶ〜４．５ｅＶの低い仕事関数を有する。
そして、炭素含有非フッ素タングステン窒化物ＦＦＷＮＣを含むタングステン含有膜Ｗ／ＦＦＷＮＣは、後熱処理を行うことによって炭素の含有量が低くなる。例えば、蒸着後炭素含有量が４０ａｔ％である場合に後熱処理後に２０ａｔ％に低くなる。また、蒸着後炭素含有量が２０ａｔ％である場合に後熱処理後に５〜１０ａｔ％に低くなる。
炭素含有非フッ素タングステン窒化物ＦＦＷＮＣを含むタングステン含有膜Ｗ／ＦＦＷＮＣは、炭素の含有量に応じて仕事関数が変化することが分かる。例えば、後熱処理後に２０ａｔ％の大きな炭素の含有量を有すると、仕事関数が４．９２ｅＶで、後熱処理後に５〜１０ａｔ％の小さな炭素の含有量を有すると、仕事関数が５．０１ｅＶである。炭素含有非フッ素タングステン窒化物ＦＦＷＮＣの仕事関数は、炭素含有量はもちろんのこと、窒素含有量にも依存できる。表２の仕事関数を得るための窒素含有量は、２０〜３０ａｔ％である。
表２の結果から分かるように、炭素含有非フッ素タングステンＦＦＷＣを含むタングステン含有膜Ｗ／ＦＦＷＣは、水素プラズマ処理の条件及び後熱処理により炭素含有量を制御することによって、ＮＭＯＳに適した仕事関数を得ることができる。
炭素含有非フッ素タングステンＦＦＷＣを含むタングステン含有膜Ｗ／ＦＦＷＣは、ＮＨ３プラズマ処理の条件及び後熱処理により炭素含有量を制御することによって、ＰＭＯＳに適した仕事関数を得ることができる。
図４は、タングステン含有膜Ｗ／ＦＦＷＣに対する後熱処理後の相転移を説明するための図である。図４の結果は、Ｗ／ＦＦＷＣ（４０Å／２０Å）、Ｗ／ＦＦＷＣ（４０Å／３０Å）に対する結果である。
図４に示すように、蒸着後（Ａｓ−ｄｅｐ）の結晶相がベータ相（β−Ｗ）であるが、後熱処理（Ｐｏｓｔ−ＡＮＬ）を行うことによってアルファ相（α−Ｗ）に相転移することが分かる。ＦＦＷＣの厚さが３０Åである場合には、後熱処理後にＷ２Ｃ相が弱く現れることができるが、Ｗ／ＦＦＷＣ（４０Å／３０Å）の場合にもアルファ相（α−Ｗ）が強く現れるので、結晶粒が大きくなることが分かる。
図５は、炭素含有非フッ素タングステン窒化物ＦＦＷＮＣに対する後熱処理後の相転移を説明するための図である。図５の結果は、ＦＦＷＮＣ（１５ａｔ％）、ＦＦＷＮＣ（３０ａｔ％）に対する結果である。１５ａｔ％と３０ａｔ％は、炭素の含有量である。
図５に示すように、後熱処理（Ｐｏｓｔ−ＡＮＬ）を行うことによってアルファ相（α−Ｗ）に相転移することが分かる。ＷＣ相、ＷＮ相、Ｗ２Ｎ相はほぼ観測されない。
炭素の含有量が３０ａｔ％である場合には、アルファ相（α−Ｗ）が観測されないが、炭素の含有量が１５％である場合には、アルファ相（α−Ｗ）が強く観測されている。
図６は、Ｗ／ＦＦＷＣに対する後熱処理後の結晶粒のサイズを説明するための図であって、後熱処理（Ｐｏｓｔ−ＡＮＬ）を行うことによって、蒸着後（Ａｓ−ｄｅｐ）より結晶粒のサイズが増加していることが分かる。
図７は、Ｗ／ＦＦＷＮＣに対する後熱処理後の結晶粒のサイズを説明するための図であって、後熱処理（Ｐｏｓｔ−ＡＮＬ）を行うことによって、蒸着後（Ａｓ−ｄｅｐ）より結晶粒のサイズが増加していることが分かる。炭素の含有量が４０ａｔ％と２０ａｔ％である場合に両方とも結晶粒のサイズが増加している。一方、炭素の含有量が２０ａｔ％で小さな場合に結晶粒のサイズがさらに増加することが分かる。
図８は、炭素含有非フッ素タングステンＦＦＷＣのフッ素拡散バリアの機能を説明するための図である。
図８の結果は、炭素含有非フッ素タングステンＦＦＷＣをバリアとして利用するＷ／ＦＦＷＣとチタン窒化物ＴｉＮをバリアとして利用するＷ／ＴｉＮに対しフッ素拡散バリアの機能を比較している。非フッ素タングステン層（ＦＦＷ）とチタン窒化物（ＴｉＮ）は、それぞれ３０Åの厚さで、タングステン層は、３０Åの厚さである。
図８に示すように、Ｗ／ＦＦＷＣがＷ／ＴｉＮよりフッ素（Ｆ）のピークがさらに減少していることが分かり、これは、チタン窒化物ＴｉＮより炭素含有非フッ素タングステンＦＦＷＣがフッ素拡散を防止する効果がさらに大きいことを意味する。
以上のようなフッ素拡散防止効果は、Ｗ／ＦＦＷＮＣでも得ることができ、Ｗ／ＦＦＷＮＣがＷ／ＴｉＮより拡散防止効果がさらに大きい。
図９は、ゲート電極として用いられる材料の種類に応じるＣ−Ｖ特性を説明するための図である。図９の結果は、Ｗ／ＦＦＷＣ、Ｗ／ＴｉＮ、Ｗ／ＦＦＷＮＣを比較している。Ｗ／ＦＦＷＣ、Ｗ／ＴｉＮ、Ｗ／ＦＦＷＮＣとも、後熱処理ＡＮＬが行われた。
図９に示すように、炭素含有非フッ素タングステンＦＦＷＣを使用した場合にＴｉＮに比べて同等水準及び（−）方向にしきい電圧（Ｖｔ）を変化させることが分かる。
そして、炭素含有非フッ素タングステン窒化物ＦＦＷＮＣを使用した場合に、ＴｉＮに比べて同等水準及び（＋）方向にしきい電圧（Ｖｔ）を変化させることが分かる。
図１０は、ゲート電極の材料として用いられる物質の比抵抗を比較した図である。
図１０は、チタン窒化物とタングステンとが積層された第１試料Ｗ／ＴｉＮ、タングステン窒化物とタングステンとが積層された第２試料Ｗ／ＷＮ、炭素含有非フッ素タングステンＦＦＷＣとタングステンとが積層された第３試料Ｗ／ＦＦＷＣに対して抵抗を比較した図である。第２試料Ｗ／ＷＮは、タングステンの形成前に焼きなましＲＴＰを行い、第３試料は、炭素含有非フッ素タングステンとタングステンとを形成した後に焼きなましＡＮＬを行った。第１試料ないし第３試料は、タングステンがゲート電極として使用され、タングステンの拡散バリアとしてそれぞれチタン窒化物ＴｉＮ、タングステン窒化物ＷＮ、炭素含有非フッ素タングステンＦＦＷＣを使用している。
図１０に示すように、炭素含有非フッ素タングステンＦＦＷＣを拡散バリアとして利用する第３試料Ｗ／ＦＦＷＣの比抵抗が残りの第１試料Ｗ／ＴｉＮ及び第２試料Ｗ／ＷＮより著しく減少することが分かる。
例えば、第２試料と第３試料がそれぞれ６０Åの厚さを有すると仮定すれば、第２試料の比抵抗は、約１００μｏｈｍ−ｃｍであるが、第３試料の比抵抗は、約４０μｏｈｍ−ｃｍで著しく低い。第１試料は、約２４０μｏｈｍ−ｃｍで比抵抗が極めて大きい。
炭素含有非フッ素タングステン窒化物ＦＦＷＮＣを拡散バリアとして利用するＷ／ＦＦＷＮＣは、表２から分かるように、第１試料Ｗ／ＴｉＮ及び第２試料Ｗ／ＷＮより比抵抗が著しく減少する。
このように、本実施形態に係る炭素含有非フッ素タングステンＦＦＷＣ及び炭素含有非フッ素タングステン窒化物ＦＦＷＮＣを拡散バリアとして利用することによって、タングステン窒化物及びチタン窒化物をバリアとして利用するタングステンゲート電極より低い比抵抗を有するタングステンゲート電極を形成できる。
図１１Ａ乃至図１１Ｆは、本実施形態に係るゲート構造物の形成方法を説明するための一例を示す図である。以下、実施形態は、ＣＭＯＳ回路の製造方法を説明するようにする。本発明は、ＣＭＯＳ回路に限定されない。ＮＭＯＳとＰＭＯＳが形成されるすべての半導体装置の製造方法に適用可能である。また、各々ＮＭＯＳ製造方法及びＰＭＯＳ製造方法にも適用可能である。ＮＭＯＳとＰＭＯＳとは、ＣＭＯＳ回路内に形成される。ＣＭＯＳ回路は、少なくとも一つのＰＭＯＳ及びＮＭＯＳを備える。
図１１Ａに示すように、半導体基板２１は、第１領域ＮＭＯＳと第２領域ＰＭＯＳとを有し、第１領域ＮＭＯＳと第２領域ＰＭＯＳとを分離するための素子分離領域２２を有する。素子分離領域２２は、トレンチ構造であって、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）工程により形成できる。素子分離領域２２は、絶縁膜（例：シリコン酸化膜）を含むことができる。第１領域ＮＭＯＳは、ＮＭＯＳが形成される領域で、第２領域ＰＭＯＳは、ＰＭＯＳが形成される領域である。第１領域ＮＭＯＳと第２領域ＰＭＯＳの位置は、説明の便宜のためのものであって、互いに変わることができる。半導体基板２１は、シリコン（ｓｉｌｉｃｏｎ）、ゲルマニウム（ｇｅｒｍａｎｉｕｍ）、シリコンゲルマニウム（ｓｉｌｉｃｏｎ ｇｅｒｍａｎｉｕｍ）からなるものなどを含むことができるが、このようなものに限定されることではない。また、半導体基板２１の全体または一部分は、変形（ｓｔｒａｉｎ）されうる。素子分離領域２２は、絶縁膜（例：シリコン酸化膜）を含むことができる。そして、図示していないが、第１領域ＮＭＯＳと第２領域ＰＭＯＳには、それぞれ通常のウェル形成工程により第１ウェルと第２ウェルとが形成されることができる。第１領域ＮＭＯＳには、Ｐ型の第１ウェルを形成し、第２領域ＰＭＯＳには、Ｎ型の第２ウェルを形成できる。Ｎ型の第２ウェルを形成するためにリン（Ｐ）または砒素（Ａｓ）のようなＮ型不純物を基板１０１の第２領域ＰＭＯＳに注入できる。Ｐ型の第１ウェルを形成するために、ホウ素（Ｂ）のようなＰ型不純物を基板１０１の第１領域ＮＭＯＳに注入できる。また、図示していないが、ウェル形成工程以後に第１領域ＮＭＯＳと第２領域ＰＭＯＳには、それぞれ通常のチャネルイオン注入工程によりチャネル領域が形成されることができる。
次に、半導体基板２１上にゲート絶縁膜２３を形成する。ゲート絶縁膜２３は、少なくとも高誘電体膜（Ｈｉｇｈ−ｋ）を含む。そして、半導体基板２１とゲート絶縁膜２３との間に界面膜（図示せず）をさらに形成できる。ゲート絶縁膜２３は、第１領域ＮＭＯＳと第２領域ＰＭＯＳとにおいて同じ構造を有する。すなわち、ＮＭＯＳとＰＭＯＳのゲート絶縁膜２３は、同じ材料から形成される。
ゲート絶縁膜２３を形成する方法の一例は、次の通りである。
まず、洗浄工程により半導体基板２１表面の自然酸化物（Ｎａｔｉｖｅ ｏｘｉｄｅ）を除去する。洗浄工程は、フッ酸（ＨＦ）を含む溶液を利用する。このように、洗浄工程を行うことによって半導体基板２１表面の自然酸化物を除去すると同時に、半導体基板２１表面のダングリングボンド（ｄａｎｇｌｉｎｇ ｂｏｎｄ）を水素（Ｈｙｄｒｏｇｅｎ）で保護（ｐａｓｓｉｖａｔｉｏｎ）して後続工程の進行前まで自然酸化物が成長することを抑制する。
次に、界面膜（Ｉｎｔｅｒｆａｃｉａｌ ｌａｙｅｒ）を形成する。界面膜は、絶縁物を含み、例えば、シリコン酸化物（ＳｉＯ２）を含む。界面膜は、半導体基板２１とゲート絶縁膜２３との間の界面特性を改善させて、電子移動度（Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ）特性を向上させる役割を果たす。界面膜としてシリコン酸化物がウェット方式により成長できる。界面膜は、１０Å以下に成長させる。
次に、ゲート絶縁膜２３を形成する。ゲート絶縁膜２３は、高誘電率（Ｈｉｇｈ−ｋ）を有する物質（以下、高誘電膜と略称する）を含む。高誘電膜は、シリコン酸化物（ＳｉＯ２）の誘電率（約３．９）より大きな誘電率を有する。また、高誘電膜は、物理的にシリコン酸化物よりかなり厚く、さらに低い等価酸化膜厚（Ｅｑｕｉｖａｌｅｎｔ ｏｘｉｄｅ ｔｈｉｃｋｎｅｓｓ，ＥＯＴ）値を有する。例えば、高誘電膜は、金属酸化物、金属シリケート、金属シリケート窒化物などの金属含有物質を含む。金属酸化物は、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、ランタン（Ｌａ）、ジルコニウム（Ｚｒ）などの金属を含有する酸化物を含む。金属酸化物は、ハフニウム酸化物（ｈａｆｎｉｕｍ ｏｘｉｄｅ，ＨｆＯ２）、アルミニウム酸化物（Ａｌ２Ｏ３）、ランタン酸化物（ｌａｎｔｈａｎｕｍ ｏｘｉｄｅ，ＬａＯ２）、ジルコニウム酸化物（ｚｉｒｃｏｎｉｕｍ ｏｘｉｄｅ，ＺｒＯ２）またはこれらの材料の組み合わせを含むことができる。金属シリケートは、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）などの金属を含有するシリケートを含む。金属シリケートは、ハフニウムシリケート（ＨｆＳｉＯ）、ジルコニウムシリケート（ｚｉｃｏｎｉｕｍ ｓｉｌｉｃａｔｅ，ＺｒＳｉＯｘ）またはこれらの組み合わせを含むことができる。金属シリケート窒化物は、ハフニウムシリケート窒化物（ＨｆＳｉＯＮ）、ジルコニウムシリケート窒化物（ＺｒＳｉＯＮ）などを含むことができる。金属シリケート窒化物を利用してゲート絶縁膜２３を形成すれば、誘電定数を増加させることができ、かつ後続熱工程時に結晶化を抑制できる。ＮＭＯＳとＰＭＯＳで高誘電膜を同時に使用することによって工程を単純化させる。一方、ＮＭＯＳとＰＭＯＳにおいて高誘電膜は、互いに異なる高誘電膜が使用されてもよい。高誘電膜の形成工程は、蒸着される材料に適した適切な蒸着技術を含むことができる。例えば、化学気相蒸着法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ，ＣＶＤ）、低圧化学気相蒸着法（Ｌｏｗ−Ｐｒｅｓｓｕｒｅ ＣＶＤ，ＬＰＣＶＤ）、プラズマ強化化学気相蒸着法（Ｐｌａｓｍａ−ｅｎｈａｎｃｅｄ ＣＶＤ，ＰＥＣＶＤ）、有機金属化学気相蒸着法（Ｍｅｔａｌ−Ｏｒｇａｎｉｃ ＣＶＤ，ＭＯＣＶＤ）、原子層蒸着法（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ，ＡＬＤ）、プラズマ強化原子層蒸着法（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＡＬＤ，ＰＥＡＬＤ）などがある。均一な薄膜を形成するために、プラズマ強化原子層蒸着法（ＰＥＡＬＤ）を利用できる。
ゲート絶縁膜２３上に第１タングステン含有膜２４Ａを形成する。第１タングステン含有膜２４Ａは、第１仕事関数調節物質を含有できる。第１仕事関数調節物質は、炭素を含むことができる。例えば、第１タングステン含有膜２４Ａは、炭素含有非フッ素タングステンＦＦＷＣを含むことができる。第１タングステン含有膜２４Ａは、２０〜３０Åの厚さを有するように形成できる。第１タングステン含有膜２４Ａとして用いられる炭素含有非フッ素タングステンＦＦＷＣの形成方法は、図２及びそれにともなう説明を参照することにする。
図１１Ｂに示すように、第１タングステン含有膜２４Ａ上に第１領域ＮＭＯＳを覆い、第２領域ＰＭＯＳをオープンさせる第１マスクパターン２５を形成する。第１マスクパターン２５は、感光膜を利用して形成できる。
第１マスクパターン２５をエッチングマスクとして利用して、第１タングステン含有膜２４Ａをエッチングする。これにより、第１領域ＮＭＯＳには、第１タングステン含有膜パターン２４Ｂが形成され、第２領域ＰＭＯＳには、第１タングステン含有膜２４が残留しない。
図１１Ｃに示すように、第１マスクパターン２５を除去した後、第１タングステン含有膜パターン２４Ａを含んだ全面に第２タングステン含有膜２６Ａを形成する。第２タングステン含有膜２６Ａは、第２仕事関数調節物質を含有できる。第２仕事関数調節物質は、炭素及び窒素を含むことができる。例えば、第２タングステン含有膜２６Ａは、炭素含有非フッ素タングステン窒化物ＦＦＷＮＣを含むことができる。第２タングステン含有膜２６Ａは、２０〜３０Åの厚さを有するように形成できる。第２タングステン含有膜２６Ａとして用いられる炭素含有非フッ素タングステン窒化物ＦＦＷＮＣの形成方法は、図３及びそれにともなう説明を参照することにする。
図１１Ｄに示すように、第２タングステン含有膜２６Ａを平坦化する。これにより、第２領域ＰＭＯＳには、第２タングステン含有膜パターン２６Ｂが形成される。第１領域ＮＭＯＳには、第１タングステン含有膜パターン２４Ｂが形成されている。
図１１Ｅに示すように、ゲート電極の抵抗を減少させるための物質として第１タングステン含有膜パターン２４Ｂと第２タングステン含有膜パターン２６Ｂ上に第３タングステン含有膜２７を形成できる。第３タングステン含有膜２７は、タングステン膜を含むことができる。第３タングステン含有膜２７は、タングステン核生成膜及びタングステンバルク膜を含むことができる。例えば、タングステン核生成膜を形成した後にタングステンバルク膜を形成することができる。
第３タングステン含有膜２７は、図２及び図３によるタングステン核生成膜及びタングステンバルク膜の形成方法を参照することにする。
上記のように、第３タングステン含有膜２７を形成すると、第１領域ＮＭＯＳには、第１タングステン含有膜パターン２４Ｂと第３タングステン含有膜２７とが積層されたタングステン含有物質が形成される。第２領域ＰＭＯＳには、第２タングステン含有膜パターン２６Ｂと第３タングステン含有膜２７とが積層されたタングステン含有物質が形成される。このように、第１領域ＮＭＯＳと第２領域ＰＭＯＳに形成されるタングステン含有物質は、互いに異なる仕事関数調節物質が含有されることができる。第１領域ＮＭＯＳに形成されるタングステン含有物質は、仕事関数調節物質として炭素を含むことができる。第２領域ＰＭＯＳに形成されるタングステン含有物質は、仕事関数調節物質として炭素と窒素とを含むことができる。
前述したように、第３タングステン含有膜２７を形成した以後に後熱処理２８を行う。後熱処理２８は、図２及び図３による後熱処理ステップを参照することにする。
結局、後熱処理２８が行われた第１タングステン含有膜パターン２４Ｂ、第２タングステン含有膜パターン２６Ｂ及び第３タングステン含有膜２７は、炭素濃度が減少し大きな結晶粒を有するようになって、蒸着後より比抵抗が約８０％以上減少する。
図１１Ｆに示すように、第３タングステン含有膜２７上に第２マスクパターン２９を形成する。第２マスクパターン２９は、感光膜を利用して形成できる。第２マスクパターン２９は、ＮＭＯＳのゲート電極とＰＭＯＳのゲート電極とをパターニングするためのマスクパターンでありうる。第２マスクパターン２９は、感光膜パターンを利用してパターニングされたハードマスク膜パターンを含むこともできる。
第２マスクパターン２９をエッチングマスクとして利用して第３タングステン含有膜２７、第１タングステン含有膜パターン２４Ｂ及び第２タングステン含有膜パターン２６Ｂをエッチングする。これにより、第１領域ＮＭＯＳに第１タングステン含有ゲート電極２０１を形成し、第２領域ＰＭＯＳに第２タングステン含有ゲート電極２０２を形成する。第１タングステン含有ゲート電極２０１は、第１タングステン含有膜パターン２４Ｎ、第３タングステン含有膜パターン２７Ｎを含む。第２タングステン含有ゲート電極２０２は、第２タングステン含有膜パターン２６Ｐと第３タングステン含有膜パターン２７Ｐとを含む。
図示していないが、第１及び第２タングステン含有ゲート電極２０１、２０２の側壁にゲートスペーサを形成できる。次に、不純物をイオン注入してソース／ドレイン領域を形成できる。
上述した実施形態によれば、ＮＭＯＳのゲート電極は、仕事関数調節物質の含有された第１タングステン含有膜パターン２４Ｎを含む。ＰＭＯＳのゲート電極は、仕事関数調節物質の含有された第２タングステン含有膜パターン２６Ｐを含む。なお、ＮＭＯＳのゲート電極とＰＭＯＳのゲート電極とは、抵抗を低くするための物質として第３タングステン含有膜パターン２７Ｎ、２７Ｐをさらに含む。
本発明は、ＣＭＯＳ回路工程時にＮＭＯＳとＰＭＯＳのしきい電圧をそれぞれ独立的に調節できる。
具体的に、ＰＭＯＳは、ゲート電極として４．８ｅＶ以上の高い仕事関数を有する炭素含有非フッ素タングステン窒化物ＦＦＷＮＣを含むことによって、しきい電圧を増加させる。
そして、ＮＭＯＳは、ゲート電極として４．５ｅＶ以下の低い仕事関数を有する炭素含有非フッ素タングステンＦＦＷＣを含むことによって、しきい電圧を減少させることができる。
本実施形態は、仕事関数調節物質の含有されたタングステン含有ゲート電極は、プラナーゲートになることができる。本実施形態の変形例として、仕事関数調節物質の含有されたタングステン含有ゲート電極は、リセスゲート電極（Ｒｅｃｅｓｓ ｇａｔｅ ｅｌｅｃｔｒｏｄｅ）、埋め込みゲート電極（Ｂｕｒｉｅｄ ｇａｔｅ ｅｌｅｃｔｒｏｄｅ）、垂直ゲート電極（Ｖｅｒｔｉｃａｌ ｇａｔｅ ｅｌｅｃｔｒｏｄｅ）に適用できる。また、仕事関数調節物質の含有されたタングステン含有膜は、ビットラインにも適用できる。また、仕事関数調節物質の含有されたタングステン含有膜は、タングステンプラグにも適用できる。
前述した本発明は、前述した実施形態及び添付された図面により限定されるものではなく、本発明の技術的思想から逸脱しない範囲内で様々な置換、変形及び変更が可能であるということは、本発明の属する技術分野における通常の知識を有した者にとって明らかである。
２１ 半導体基板
２２ 素子分離膜
２３ ゲート絶縁膜
２４Ｎ 第１タングステン含有膜パターン
２５ 第１マスクパターン
２６Ｐ 第２タングステン含有膜パターン
２７Ｎ、２７Ｐ 第３タングステン含有膜パターン

Claims (6)

  1. ＮＭＯＳ領域とＰＭＯＳ領域とを含む半導体基板の全面にゲート絶縁膜を形成するステップと、
    前記ＮＭＯＳ領域のゲート絶縁膜上に第１仕事関数調節物質の含有された第１タングステン含有膜を形成するステップと、
    前記ＰＭＯＳ領域のゲート絶縁膜上に第２仕事関数調節物質の含有された第２タングステン含有膜を形成するステップと、
    前記第１タングステン含有膜と第２タングステン含有膜とが形成された半導体基板に対して後熱処理を行うステップと、
    前記第１タングステン含有膜と第２タングステン含有膜とをエッチングして、前記ＮＭＯＳ領域とＰＭＯＳ領域にそれぞれゲート電極を形成するステップと
    を含み、
    前記第１タングステン含有膜と第２タングステン含有膜とを形成するステップは、
    炭素の含有された非フッ素タングステンソースを利用した原子層蒸着法で形成し、
    前記第２タングステン含有膜は、炭素含有非フッ素タングステン窒化物を含み、前記炭素含有非フッ素タングステン窒化物の炭素及び窒素の含有量を調節するために、窒素含有物質のプラズマ処理を行うことを特徴とする半導体装置の製造方法。
  2. 前記第１仕事関数調節物質は、炭素を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第２仕事関数調節物質は、炭素及び窒素を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記第１タングステン含有膜は、炭素含有非フッ素タングステンを含み、前記炭素含有非フッ素タングステンの炭素含有量を調節するために、水素含有物質のプラズマ処理を行うことを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記後熱処理を行うステップ以前に、
    前記第１タングステン含有膜と第２タングステン含有膜上に第３タングステン含有膜を形成するステップをさらに含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  6. 前記第３タングステン含有膜を形成するステップは、
    タングステン核生成膜を形成するステップと、
    前記タングステン核生成膜上にタングステンバルク膜を形成するステップと
    を含むことを特徴とする請求項５に記載の半導体装置の製造方法。
JP2013006888A 2012-08-31 2013-01-18 タングステンゲート電極を備えた半導体装置の製造方法 Active JP6218384B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120096508A KR20140028992A (ko) 2012-08-31 2012-08-31 텅스텐 게이트전극을 구비한 반도체장치 및 그 제조 방법
KR10-2012-0096508 2012-08-31

Publications (2)

Publication Number Publication Date
JP2014049747A JP2014049747A (ja) 2014-03-17
JP6218384B2 true JP6218384B2 (ja) 2017-10-25

Family

ID=50186272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013006888A Active JP6218384B2 (ja) 2012-08-31 2013-01-18 タングステンゲート電極を備えた半導体装置の製造方法

Country Status (5)

Country Link
US (2) US9281373B2 (ja)
JP (1) JP6218384B2 (ja)
KR (1) KR20140028992A (ja)
CN (1) CN103681671B (ja)
TW (1) TWI624060B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8623733B2 (en) 2009-04-16 2014-01-07 Novellus Systems, Inc. Methods for depositing ultra thin low resistivity tungsten film for small critical dimension contacts and interconnects
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
CN113862634A (zh) 2012-03-27 2021-12-31 诺发系统公司 钨特征填充
US9969622B2 (en) 2012-07-26 2018-05-15 Lam Research Corporation Ternary tungsten boride nitride films and methods for forming same
WO2016046909A1 (ja) * 2014-09-24 2016-03-31 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、半導体装置およびプログラム
CN105448693A (zh) * 2014-09-30 2016-03-30 中芯国际集成电路制造(上海)有限公司 钨电极的形成方法
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US10566187B2 (en) * 2015-03-20 2020-02-18 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
US9875890B2 (en) * 2015-03-24 2018-01-23 Lam Research Corporation Deposition of metal dielectric film for hardmasks
US9754824B2 (en) * 2015-05-27 2017-09-05 Lam Research Corporation Tungsten films having low fluorine content
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
US9613818B2 (en) 2015-05-27 2017-04-04 Lam Research Corporation Deposition of low fluorine tungsten by sequential CVD process
KR102441431B1 (ko) 2016-06-06 2022-09-06 어플라이드 머티어리얼스, 인코포레이티드 표면을 갖는 기판을 프로세싱 챔버에 포지셔닝하는 단계를 포함하는 프로세싱 방법
WO2018063284A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Film bulk acoustic resonator (fbar) devices with 2deg bottom electrode
WO2018063291A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Single-flipped resonator devices with 2deg bottom electrode
CN108573921B (zh) * 2017-03-07 2021-03-09 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US11348795B2 (en) 2017-08-14 2022-05-31 Lam Research Corporation Metal fill process for three-dimensional vertical NAND wordline
KR102589667B1 (ko) 2017-12-22 2023-10-17 삼성전자주식회사 반도체 장치
US11549175B2 (en) 2018-05-03 2023-01-10 Lam Research Corporation Method of depositing tungsten and other metals in 3D NAND structures
CN113424300A (zh) 2018-12-14 2021-09-21 朗姆研究公司 在3d nand结构上的原子层沉积
US11810961B2 (en) * 2021-01-28 2023-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor gate structures and methods of forming the same
WO2023059381A1 (en) * 2021-10-05 2023-04-13 Applied Materials, Inc. Methods for forming low resistivity tungsten features
CN114836729A (zh) * 2022-05-17 2022-08-02 合肥安德科铭半导体科技有限公司 一种功函数可调的wcn薄膜沉积方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02148723A (ja) * 1988-11-29 1990-06-07 Matsushita Electric Ind Co Ltd 金属の堆積方法
JPH0799318A (ja) * 1993-09-28 1995-04-11 Kobe Steel Ltd ダイヤモンド薄膜電界効果トランジスタ及びその製造方法
US6162715A (en) 1997-06-30 2000-12-19 Applied Materials, Inc. Method of forming gate electrode connection structure by in situ chemical vapor deposition of tungsten and tungsten nitride
KR100296126B1 (ko) * 1998-12-22 2001-08-07 박종섭 고집적 메모리 소자의 게이트전극 형성방법
US6858524B2 (en) 2002-12-03 2005-02-22 Asm International, Nv Method of depositing barrier layer for metal gates
JP3790237B2 (ja) * 2003-08-26 2006-06-28 株式会社東芝 半導体装置の製造方法
US6921711B2 (en) * 2003-09-09 2005-07-26 International Business Machines Corporation Method for forming metal replacement gate of high performance
US20070026621A1 (en) * 2004-06-25 2007-02-01 Hag-Ju Cho Non-volatile semiconductor devices and methods of manufacturing the same
JP2006108602A (ja) * 2004-09-10 2006-04-20 Toshiba Corp 半導体装置及びその製造方法
JP4607645B2 (ja) * 2005-04-04 2011-01-05 株式会社東芝 半導体装置及びその製造方法
JP2007046134A (ja) * 2005-08-11 2007-02-22 Tokyo Electron Ltd 金属系膜形成方法及びプログラムを記録した記録媒体
KR100666917B1 (ko) 2005-12-02 2007-01-10 삼성전자주식회사 텅스텐 탄소 질화막을 포함하는 반도체 장치의 제조 방법.
US7645484B2 (en) * 2006-03-31 2010-01-12 Tokyo Electron Limited Method of forming a metal carbide or metal carbonitride film having improved adhesion
US8153831B2 (en) * 2006-09-28 2012-04-10 Praxair Technology, Inc. Organometallic compounds, processes for the preparation thereof and methods of use thereof
KR100881716B1 (ko) * 2007-07-02 2009-02-06 주식회사 하이닉스반도체 낮은 시트저항의 텅스텐막을 갖는 텅스텐배선 제조 방법 및그를 이용한 반도체소자의 게이트 제조 방법
US8053365B2 (en) 2007-12-21 2011-11-08 Novellus Systems, Inc. Methods for forming all tungsten contacts and lines
US7824988B2 (en) * 2009-01-21 2010-11-02 Freescale Semiconductor, Inc. Method of forming an integrated circuit
US8629506B2 (en) * 2009-03-19 2014-01-14 International Business Machines Corporation Replacement gate CMOS
KR101046727B1 (ko) 2009-11-30 2011-07-05 주식회사 하이닉스반도체 반도체장치의 매립게이트 제조 방법
US9129945B2 (en) 2010-03-24 2015-09-08 Applied Materials, Inc. Formation of liner and barrier for tungsten as gate electrode and as contact plug to reduce resistance and enhance device performance
US8558299B2 (en) * 2010-06-10 2013-10-15 Applied Materials, Inc. Semiconductor device with gate electrode stack including low resistivity tungsten and method of forming
US20130062701A1 (en) * 2011-09-08 2013-03-14 Chiu-Te Lee Semiconductor device and manufacturing method thereof
US8617985B2 (en) * 2011-10-28 2013-12-31 Applied Materials, Inc. High temperature tungsten metallization process
US8614106B2 (en) * 2011-11-18 2013-12-24 International Business Machines Corporation Liner-free tungsten contact
US20160351675A1 (en) * 2015-05-26 2016-12-01 GlobalFoundries, Inc. Integrated circuits and methods for fabricating integrated circuits having replacement metal gate electrodes

Also Published As

Publication number Publication date
CN103681671A (zh) 2014-03-26
US20140061784A1 (en) 2014-03-06
KR20140028992A (ko) 2014-03-10
US20160155673A1 (en) 2016-06-02
JP2014049747A (ja) 2014-03-17
CN103681671B (zh) 2018-07-27
TW201409697A (zh) 2014-03-01
TWI624060B (zh) 2018-05-11
US9281373B2 (en) 2016-03-08

Similar Documents

Publication Publication Date Title
JP6218384B2 (ja) タングステンゲート電極を備えた半導体装置の製造方法
US9070749B2 (en) Semiconductor device including fluorine-free tungsten barrier layer and method for fabricating the same
KR101166437B1 (ko) 반도체 전계효과 트랜지스터와 그 제조
US10199228B2 (en) Manufacturing method of metal gate structure
CN101345260B (zh) 半导体结构
US20080105920A1 (en) Semiconductor devices and fabrication process thereof
CN103854983B (zh) P型mosfet的制造方法
KR101889469B1 (ko) 고유전층 및 금속게이트를 갖는 반도체장치, ｃｍｏｓ 회로 및 그 제조 방법
US8889505B2 (en) Method for manufacturing semiconductor device
TWI591826B (zh) 具有雙重工作函數閘極堆疊的半導體裝置及其製造方法
JP2007513498A (ja) ＦＥＴゲート電極用のＣＶＤタンタル化合物（ＴａおよびＮを含む化合物の化学的気相堆積方法および半導体電界効果デバイス）
TW201318169A (zh) 具有金屬閘極及高介電常數介電材料之半導體裝置及其製造方法
US8633119B2 (en) Methods for manufacturing high dielectric constant films
US9153586B2 (en) Semiconductor device having metal carbon nitride electrodes with different work functions
CN107689393B (zh) 一种半导体器件及其制造方法
US8633114B2 (en) Methods for manufacturing high dielectric constant films
JP4967407B2 (ja) 半導体装置の製造方法
TWI582839B (zh) 金屬閘極結構及其製作方法
TW202412185A (zh) 防止鋁擴散之阻障層
JP5372394B2 (ja) 半導体装置及びその製造方法
KR20070117213A (ko) 반도체 소자 및 그의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170926

R150 Certificate of patent or registration of utility model

Ref document number: 6218384

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250