CN103681671A - 具有钨栅电极的半导体器件及其制造方法 - Google Patents

具有钨栅电极的半导体器件及其制造方法 Download PDF

Info

Publication number
CN103681671A
CN103681671A CN201310124593.8A CN201310124593A CN103681671A CN 103681671 A CN103681671 A CN 103681671A CN 201310124593 A CN201310124593 A CN 201310124593A CN 103681671 A CN103681671 A CN 103681671A
Authority
CN
China
Prior art keywords
tungsten
film
carbon
tungsten film
floride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310124593.8A
Other languages
English (en)
Other versions
CN103681671B (zh
Inventor
姜东均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103681671A publication Critical patent/CN103681671A/zh
Application granted granted Critical
Publication of CN103681671B publication Critical patent/CN103681671B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种可独立地控制NMOS的阈值电压和PMOS的阈值电压的半导体器件及其制造方法。所述方法包括以下步骤：在半导体衬底的NMOS区域和PMOS区域之上形成栅绝缘膜；在形成于NMOS区域和PMOS区域中的一个之上的栅绝缘膜之上形成含碳钨；在形成于PMOS区域或NMOS区域中的另一个之上的栅绝缘膜之上形成含碳氮化钨；在含碳钨和含碳氮化钨之上形成钨膜；将含碳钨和含碳氮化钨后退火；以及刻蚀钨膜、含碳钨和含碳氮化钨，以在NMOS区域和PMOS区域中形成栅电极。

Description

具有钨栅电极的半导体器件及其制造方法
相关申请的交叉引用
本申请要求2012年8月31日提交的韩国专利申请No.10-2012-0096508的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及一种半导体器件，更具体地，涉及一种具有钨栅电极的半导体器件及其制造方法。
背景技术
下一代CMOS电路的要求包括低电压、低功率、高性能、高密度和高可靠性，这些通过CMOS电路的微缩来实现。栅绝缘膜厚度的微缩导致各种问题，包括直接隧穿、栅电极杂质扩散、栅极的操作特性、可靠性和寿命下降等等。为了实现高电容，应减小栅绝缘膜的厚度，但是在此情况下，泄漏电流增加，从而造成与栅极的操作特性和可靠性相关的问题。
栅绝缘膜厚度的物理极限需要引入具有高介电（高k）特性的新材料。可物理地应用大厚度的高k栅绝缘膜能够取代氧化硅膜并且能够显著地减小泄漏电流，从而改善栅极的操作特性和可靠性。高k栅绝缘膜应具有比氧化硅膜更高的介电常数值、在高温热工艺中的热力稳定性，以及非晶相。
在引入高k栅绝缘膜时，难以使用N型多晶硅膜和P型多晶硅膜作为栅电极。这是因为掺杂多晶硅膜与沟道之间的杂质隧穿导致耗尽，因此电流减小并且界面电荷层中捕获的电荷增加，导致阈值电压不稳定增加。
因此，当使用金属膜作为栅电极时，可免除额外的掺杂以减少工艺的次数、可解决栅耗尽问题，并且通过引入具有极低电阻的金属膜而使高速操作变得可能。
然而，当将具有中间能隙功函数的金属应用于PMOS和NMOS时，应施加很高的阈值电压以导通每个晶体管，因此无法满足对低电压、高效率器件的要求。因此，为了将晶体管的阈值电压保持在低电平以使其高速操作成为可能，必须需要双金属栅电极结构。
发明内容
本发明的示例性实施例针对一种可独立地控制NMOS的阈值电压和PMOS的阈值电压的半导体器件及其制造方法。
根据一个示例性实施例，一种半导体器件可以包括：衬底，所述衬底包括NMOS区域和PMOS区域；第一栅电极，所述第一栅电极形成在NMOS区域或PMOS区域中的一个中，并且包括含有第一功函数控制材料的第一含钨膜；以及第二栅电极，所述第二栅电极形成在NMOS区域或PMOS区域中的另一个中，并且包括含有不同于第一功函数控制材料的第二含钨膜。
根据一个示例性实施例，一种半导体器件可以包括：衬底，所述衬底包括NMOS区域和PMOS区域；第一栅电极，所述第一栅电极形成在NMOS区域或PMOS区域中的一个中，第一栅电极包括含碳钨膜和钨膜的层叠；以及第二栅电极，所述第二栅电极形成在NMOS区域或PMOS区域中的另一个中，所述第二栅电极包括含碳氮化钨膜和钨膜的层叠。
根据一个示例性实施例，一种制造半导体器件的方法可以包括以下步骤：在半导体衬底的NMOS区域和PMOS区域之上形成栅绝缘膜；在形成于NMOS区域或PMOS区域中的一个之上的栅绝缘膜之上形成第一含钨膜，所述第一含钨膜含有第一功函数控制材料；在形成于PMOS区域或NMOS区域中的另一个之上的栅绝缘膜之上形成第二含钨膜，所述第二含钨膜含有不同于第一功函数控制材料的第二功函数控制材料；将第一含钨膜和第二含钨膜后退火；以及刻蚀第一含钨膜和第二含钨膜，以在NMOS区域和PMOS区域中形成栅电极。
根据一个示例性实施例，一种制造半导体器件的方法可以包括以下步骤：在半导体衬底的NMOS区域和PMOS区域之上形成栅绝缘膜；在形成于NMOS区域或PMOS区域中的一个之上的栅绝缘膜之上形成含碳钨；在形成于PMOS区域或NMOS区域中的另一个之上的栅绝缘膜之上形成含碳氮化钨；在含碳钨和含碳氮化钨之上形成钨膜；将含碳钨和含碳氮化钨后退火；以及刻蚀钨膜、含碳钨和含碳氮化钨，以在NMOS区域和PMOS区域中形成栅电极。
附图说明
图1是示出根据一个示例性实施例的栅结构的剖面图。
图2是示出根据一个示例性实施例的用于形成第一含钨栅电极的方法。
图3是示出根据一个示例性实施例的用于形成第二含钨栅电极的方法。
图4说明后退火之后的含钨膜（W/FFWC）的相变。
图5说明后退火之后的含碳无氟氮化钨（FFWNC）的相变。
图6说明W/FFWC在后加热处理之后的晶粒尺寸。
图7说明W/FFWC在示例性后退火之后的晶粒尺寸。
图8说明示例性含碳无氟钨（FFWC）的氟扩散阻挡层功能。
图9说明用于栅电极的各种材料的C-V特性。
图10示出用于栅电极的材料的电阻率之间的比较。
图11A至图11F示出根据一个示例性实施例的用于形成栅结构的方法的实例。
具体执行方式
下面将参照附图更详细地描述本发明的示例性实施例。然而，本发明可以用不同的方式执行，而不应解释为局限于本文所列的实施例。确切地说，提供这些实施例使得本说明书充分与完整，并向本领域技术人员充分地传达本发明的范围。在说明书中，相似的附图标记在本发明的不同附图和实施例中表示相似的部分。
附图并不一定按比例绘制，并且在某些情况下，为了清楚地示出实施例的特征可能对比例做夸大处理。当提及第一层在第二层“上”或在衬底“上”时，其不仅表示第一层直接形成在第二层上或衬底上的情况，还表示在第一层与第二层或衬底之间存在第三层的情况。
图1是示出根据一个示例性实施例的栅结构的剖面图。
参见图1，半导体衬底21具有第一区域NMOS、第二区域PMOS、以及用于第一区域NMOS与第二区域PMOS之间的隔离的器件隔离区域22。器件隔离区域22具有沟槽结构，并可通过浅沟槽隔离（STI）工艺来形成。在半导体衬底21上，由介电常数比一般氧化硅更高的高介电材料形成栅绝缘膜23。
在第一区域NMOS的栅绝缘膜23上，形成有第一含钨栅电极201。第一含钨栅电极201包括第一含钨膜图案24N和第三含钨膜图案27N。第一含钨膜图案24N含有功函数控制材料。功函数控制材料可以包括碳。第一含钨膜图案24N可以包括含碳钨（W1-xCx）。第一含钨膜图案24N可以形成为约的厚度。含碳钨具有约4.5eV或更小的低功函数。例如，约4.2eV至约-4.5eV。此低功函数是通过含碳钨的碳含量（x）获得的。为了控制碳含量（x），可以使用含碳无氟钨源和氢等离子体处理。碳含量（x）可以是约10-15at%（原子百分比）。如以下所述的，碳含量（x）是执行退火之后的含量。
在第二区域PMOS的栅绝缘膜23上，形成有第二含钨栅电极202。第二含钨栅电极202包括第二含钨膜图案26P和第三含钨膜图案27P。第二含钨膜图案26P可以含有功函数控制材料。功函数控制材料可以包括碳和氮。例如，第二含钨膜图案26P可以包括含碳和氮的钨（W1-x-yNxCy）。含碳和氮的钨（W1-x-yNxCy）可以是含碳氮化钨。第二含钨膜图案26P可形成为约
Figure BDA00003036534500041
的厚度。含碳氮化钨具有约5.2eV或更小的低功函数。例如，约4.9eV至约5.2eV。此低功函数是通过含碳钨的碳含量（y）和氮含量（x）获得的。为了控制含碳氮化钨的碳含量（y）和氮含量（x），可以使用含碳无氟钨源和NH3等离子体处理。碳含量（y）可以是约5-10at%。氮含量（x）可以是约20-30at%。如以下所述的，碳含量（y）和氮含量（x）是执行退火之后的含量。
第三含钨膜27N和27P含有钨（W）。第三含钨膜可以包括体钨膜，或钨成核膜与体钨膜的层叠。钨成核膜可形成为约
Figure BDA00003036534500042
的厚度。为获得低电阻率，体钨膜可以具有α-钨（α-W）相。体钨膜具有具备体心立方结构（BCC）的α-钨（α-W）相。
在图1中，第一含钨膜图案24N和第二含钨膜图案26P可作为扩散阻挡层。第一含钨膜图案24N可以包括含碳钨，第二含钨膜图案26P可以包括含碳氮化钨。含碳钨可以包括含碳无氟钨（FFWC）。含碳氮化钨可以包括含碳无氟氮化钨（FFWNC）。
因此，第二含钨栅电极202可以由含碳无氟氮化钨（FFWNC）、钨成核膜和体钨膜的层叠（W/FFWNC）构成。此外，第二含钨栅电极202可以由含碳无氟氮化钨（FFWNC）和体钨膜构成。第一含钨栅电极201可以由含碳无氟钨（FFWC）、钨成核膜和体钨膜的层叠（W/FFWC）构成。此外，第一含钨栅电极201可以由含碳无氟钨（FFWC）和体钨膜构成。
如图1所示，NMOS区域包括第一含钨栅电极201，PMOS区域包括第二含钨栅电极202。第一含钨栅电极201包括具有适用于NMOS区域的功函数的第一含钨膜图案24N。第二含钨栅电极202包括具有适用于PMOS区域的功函数的第二含钨膜图案26P。
因此，根据一个示例性实施例，可独立地控制NMOS的阈值电压和PMOS的阈值电压。
此外，根据一个示例性实施例，含钨栅电极由含碳无氟钨（FFWC）和含碳无氟氮化钨（FFWNC）形成，因此，它们与栅绝缘膜23的界面具有良好的特性。并且，因为没有使用多晶硅或氮化钛，所以可改善栅电极的多晶硅耗尽率（PDR）、费米能级钉扎（Fermi-level pinning）和电阻特性。因此，可形成能在高速下操作的晶体管。
图2示出根据本发明的一个实施例的用于形成第一含钨栅电极的方法。以下，第一含钨栅电极将称为含碳无氟钨（FFWC）、钨成核膜和体钨膜的层叠（W/FFWC）。
参见图2，用于形成含钨膜（W/FFWC）的方法包括：在步骤S101中形成含碳无氟钨（FFWC）；在步骤S102中形成钨成核膜；在步骤S103中形成体钨膜；以及在步骤S104中后退火。
在步骤S101中，形成含碳无氟钨（FFWC）。
可通过原子层沉积（ALD）形成含碳无氟钨（FFWC）。可使用金属有机钨源执行原子层沉积（ALD）。在原子层沉积（ALD）中，可通过执行包括在步骤S11中引入无氟钨源、在步骤S12中执行净化操作（purging operation）、在步骤S13中引入反应物和在步骤S14中执行净化操作的单位循环，以及在步骤S15中数次地重复所述单位循环，来将含碳无氟钨（FFWC）沉积至期望厚度。可以在150至320°C的温度和250W的功率执行原子层沉积。
在步骤S11中，将基于金属有机化合物的无氟钨源（FFWS）吸附至衬底上。衬底可以由任何适用于半导体工艺的材料（例如，硅）形成，并且在其上可以包括由介电材料或导电材料形成的层。如在此所使用的，术语“衬底表面”是指任何沉积有无氟钨源（FFWS）的衬底的表面，或形成在衬底上的材料的表面。例如，衬底表面可以包括硅、氧化硅、高介电材料、氮化硅、掺杂硅、金属、金属氮化物或其它导电材料。
在本发明的本实施例中使用的无氟钨源（FFWS）可以是金属有机钨源。无氟钨源（FFWS）可以包括不含氟的金属有机钨源。无氟钨源（FFWS）可以包括含钨和碳的化合物。此外，无氟钨源（FFWS）可以包括含钨、碳和氮的化合物。无氟钨源（FFWS）的实例可以包括例如C8H7NO3W（二羰基(η5-甲基-环戊二烯基)亚硝酰钨）或C12H30N4W（双(t-丁基亚胺基)双(二甲基胺基)钨）。使用无氟钨源（FFWS）沉积的含碳无氟钨（FFWC）可以借助于其碳含量而具有减小的电阻率，并且可起到阻挡层的作用。因此，可控制无氟钨源（FFWS）的流速，使得含碳无氟钨（FFWC）的碳含量为约40at%（原子百分比）或更少。
在步骤S12中，执行净化操作，以便去除未吸附的无氟钨源。净化操作可在存在诸如氩的惰性气体的情况下执行。
通过使反应物与吸附的无氟钨源（FFWS）反应来执行引入反应物的步骤S13，从而以原子层单位沉积含碳无氟钨（FFWC）。在此，反应物可以包括还原剂或还原气体。反应物可以包括含氢材料。引入反应物的步骤S13可以包括利用等离子体来处理含氢材料。引入反应物的步骤（S13）可以包括氢（H2）等离子体处理。当执行此氢等离子体处理时，通过无氟钨源与氢的反应来沉积含碳无氟钨（FFWC）。可将通过氢等离子体处理沉积的含碳无氟钨（FFWC）的碳含量控制为约40at%或更少。为了控制碳含量，可控制氢等离子体处理的条件（例如，约250W的功率）。在执行氢等离子体处理时，还可去除含碳无氟钨（FFWC）中包含的杂质。
在步骤S14中，执行净化操作以去除任何未反应的反应物或反应副产物。净化的步骤可以在存在诸如氩的惰性气体的情况下执行。
可以通过在步骤S15中重复包括在步骤S11中引入无氟钨源、在步骤S12中执行净化操作、在步骤S13中引入反应物和在步骤S14中执行净化操作的单位循环，并且根据实现期望厚度所需的次数来重复所述单元循环，而将含碳无氟钨（FFWC）形成至期望厚度。
含碳无氟钨（FFWC）可以形成为约
Figure BDA00003036534500061
的厚度。因为使用了原子层沉积，所以膜具有良好的台阶覆盖。含碳无氟钨（FFWC）的碳含量可以是约25-35at%。基于无氟钨源的流速和氢等离子体处理来获得此碳含量。
含碳无氟钨（FFWC）是使用不含氟的金属有机钨源形成的。因此，FFWC膜不含氟，因此不使下层衬底的表面恶化。并且，FFWC膜中的碳含量可通过氢等离子体处理来控制。特别地，因为FFWC膜的碳含量控制为约40at%或更少，所以FFWC膜具有减小的电阻率并且可以起到扩散阻挡层的作用。
在步骤S102中，在含碳无氟钨（FFWC）上形成钨成核膜。可通过原子层沉积（ALD）或化学气相沉积（CVD）来形成钨成核膜。当使用原子层沉积时，可在与形成含碳无氟钨（FFWC）相同的反应室中执行原子层沉积。可使用六氟化钨（WF6）作为钨源以及乙硼烷（B2H6）作为吸收气体（soaking gas）来形成钨成核膜。在净化之后，可以通过引入六氟化钨（WF6）和乙硼烷（B2H6）中的每个例如约5-6次来形成钨成核膜。因为使用乙硼烷（B2H6）作为吸收气体，所以钨成核膜具有非晶相。因此，钨成核膜具有大晶粒和低电阻率。钨成核膜形成为约
Figure BDA00003036534500062
或更小的小厚度。乙硼烷（B2H6）的流速为约300sccm或更大，工艺温度为约350°C或更小。因为钨成核膜具有非晶相，所以体钨膜（在后续工艺中形成）可具有大的晶粒尺寸。钨成核膜是作为用于体钨膜的生长的场所的薄钨层。
在步骤S103中，在钨成核膜上形成体钨膜。可使用六氟化钨（WF6）和氢（H2）来形成体钨膜。当与体钨膜的电阻率比较时，钨成核膜的电阻率非常高。因此，为了获得低电阻率，如果可能，则优选的是省略钨成核膜。然而，如果直接在含碳无氟钨上沉积体钨膜，则将会减小其薄层电阻均匀性。出于此原因，尽可能薄地形成钨成核膜。可在约400°C或更高的工艺温度沉积体钨膜，以便具有具备低电阻率的体心立方结构的α-钨（α-W）相。可通过化学气相沉积或原子层沉积来形成体钨膜。
因此，可形成具有包括含碳无氟钨（FFWC）、钨成核膜和体钨膜的层叠的含钨膜。因为含碳无氟钨（FFWC）是扩散阻挡层并且钨成核膜和体钨膜是电极，所以含钨膜可以被认为是“W/FFWC”的层叠。含碳无氟钨（FFWC）不含氟，钨成核膜和体钨膜不含氟或可含有非常少量的氟。即使钨成核膜和体钨膜含有非常少量的氟，也可防止氟扩散至衬底，因为含碳无氟钨（FFWC）起到扩散阻挡层的作用。
也可使用诸如C8H7NO3W或C12H30N4W的无氟钨源来形成钨成核膜和体钨膜。然而，就电阻率而言使用无氟钨源是不利的，因为所得膜含有碳。
在步骤S104，在形成了包括含碳无氟钨（FFWC）、钨成核膜和体钨膜的含钨膜之后，执行后退火以便减小膜的电阻率。后退火可以包括快速热处理（RTP）。可执行后退火约1小时。可在氮（N2）气氛中执行后退火，以便防止含钨膜（W/FFWC）的氧化。可在约800°C的温度执行后退火。
在执行后退火时，利用热能来增加含钨膜（W/FFWC）的晶粒尺寸。含钨膜经历相变，以便具有低配位数。并且，其碳浓度和电阻率减小。因此，通过后退火的步骤（S104）将含钨膜的W2C相和β-钨（β-W）相的极小晶粒改变成α-钨（α-W）相的极大晶粒。
例如，含钨膜（W/FFWC）的碳浓度减小至约20at%或更小。例如，通过后退火，减小至约10-15at%。膜的晶粒尺寸增加约10倍或更多。结果，经历了后退火的含钨膜（W/FFWC）具有减小的碳浓度和增加的晶粒尺寸，因此，相比于后退火之前，其电阻率减小约80%或更多。
图3示出根据一个示例性实施例的用于形成第二含钨栅电极的方法。以下，第二含钨栅电极将称为由含碳无氟氮化钨（FFWNC）、钨成核膜和体钨膜的层叠构成的含钨膜（W/FFWNC）。
参见图3，用于形成含钨膜（W/FFWNC）的方法包括：在步骤S201中形成含碳无氟氮化钨（FFWNC）；在步骤S202中形成钨成核膜；在步骤S203中形成体钨膜；以及在步骤S204中执行后退火。
在步骤S201中，可通过原子层沉积（ALD）来形成含碳无氟氮化钨（FFWNC）。可使用金属有机钨源来执行原子层沉积（ALD）。在原子层沉积（ALD）中，可通过执行包括在步骤S21中引入无氟钨源、在步骤S22中执行净化操作、在步骤S23中引入反应物和在步骤S24中执行净化操作的单位循环，以及在步骤S25中数次地重复单位循环，来将含碳无氟氮化钨（FFWNC）沉积至期望厚度。可以在约150至320°C的温度和约250W的功率执行原子层沉积。
在步骤S21中，将基于金属有机化合物的无氟钨源（FFWS）吸附至衬底上。在此，衬底可以由任何适用于半导体工艺的材料（例如，硅）形成，并且在其上可以包括由介电材料或导电材料形成的层。如在此所使用的，术语“衬底表面”是指任何沉积有含碳无氟氮化钨（FFWNC）的衬底的表面，或形成在衬底上的材料的表面。例如，衬底表面可以包括硅、氧化硅、高介电材料、氮化硅、掺杂硅、金属、金属氮化物或其它导电材料。
在一个示例性实施例中使用的无氟钨源（FFWS）可以是金属有机钨源。无氟钨源（FFWS）可以包括不含氟的金属有机钨源。无氟钨源（FFWS）可以包括含钨和碳的化合物。此外，无氟钨源（FFWS）可以包括含钨、碳和氮的化合物。无氟钨源（FFWS）的实例可以包括例如C8H7NO3W或C12H30N4W。使用无氟钨源（FFWS）沉积的含碳无氟氮化钨（FFWNC）可借助于其碳含量而具有减小的电阻率，并可起到阻挡层的作用。因此，可以控制无氟钨源（FFWS）的流速，使得含碳无氟氮化钨（FFWNC）的碳含量为约40at%（原子百分比）或更少。
在步骤S22中，执行净化操作以便去除未吸附的无氟钨源。净化的步骤可在存在诸如氩的惰性气体的情况下执行。
通过使反应物与吸附的无氟钨源（FFWS）反应来执行引入反应物的步骤S23，从而以原子层单位沉积含碳无氟氮化钨（FFWNC）。在此，反应物可以包括还原剂或还原气体。反应物可以包括含氢材料。在步骤S23中，引入反应物可以包括利用等离子体来处理含氢材料。在步骤S23中，反应物的引入可以包括NH3等离子体处理。在执行此NH3等离子体处理时，沉积含碳无氟氮化钨（FFWNC）。可控制含碳无氟氮化钨（FFWNC）的碳含量和氮含量。为了控制碳含量和氮含量，可以控制NH3等离子体处理的条件（例如，约250W的功率）。在执行NH3等离子体处理时，还可去除含碳无氟氮化钨（FFWNC）中包含的任何杂质。结果，可通过控制NH3等离子体处理的条件来控制膜的功函数。
在步骤S24中，执行净化操作以去除任何未反应的反应物或反应副产物。净化的步骤可以在存在诸如氩的惰性气体的情况下执行。
可以通过在步骤（S25）中根据实现期望厚度所需的次数来重复包括引入无氟钨源的步骤（S21）、净化的步骤（S22）、引入反应物的步骤（S23）和净化的步骤（S24）的单位循环，来将含碳无氟氮化钨（FFWNC）形成至期望厚度。含碳无氟氮化钨（FFWNC）可以形成为约的厚度。因为使用了原子层沉积，所以膜具有良好的台阶覆盖。
使用不含氟的金属有机钨源来形成含碳无氟氮化钨（FFWNC）。因此，FFWNC膜不含氟，并且不会使下层衬底的表面恶化。此外，可以通过NH3等离子体处理来控制FFWNC膜中的碳含量。特别地，因为FFWNC膜的碳含量控制为约40at%或更少，所以FFWNC膜具有减小的电阻率，并且起到扩散阻挡层的作用。
在步骤S202中，在含碳无氟氮化钨（FFWNC）上形成钨成核膜。可通过原子层沉积（ALD）或化学气相沉积（CVD）来形成钨成核膜。当使用原子层沉积时，可在与形成含碳无氟氮化钨（FFWNC）相同的反应室中执行原子层沉积。
可以使用六氟化钨（WF6）作为钨源以及乙硼烷（B2H6）作为吸收气体来形成钨成核膜。在净化之后，可通过引入六氟化钨（WF6）和乙硼烷（B2H6）中的每个例如约5-6次来形成钨成核膜。因为使用乙硼烷（B2H6）作为吸收气体，所以钨成核膜具有非晶相。因此，钨成核膜具有大晶粒和低电阻率。钨成核膜形成为约
Figure BDA00003036534500092
或更小的小厚度。乙硼烷（B2H6）的流速为约300sccm或更大，工艺温度为约350°C或更低。因为钨成核膜具有非晶相，所以在后续工艺中形成的体钨膜可具有大的晶粒尺寸。钨成核膜是作为用于体钨膜的生长的场所的薄钨层。
在步骤S203中，在钨成核膜上形成体钨膜。可使用六氟化钨（WF6）和氢（H2）来形成体钨膜。当与体钨膜的电阻率比较时，钨成核膜的电阻率非常高。因此，为了获得低电阻率，如果可能，则优选的省略钨成核膜。然而，如果直接在含碳无氟氮化钨上沉积体钨膜，则将会减小其薄层电阻均匀性。出于此原因，尽可能薄地形成钨成核膜。可在约400°C或更高的工艺温度沉积体钨膜，以便具有具备低电阻率的体心立方结构的α-钨（α-W）相。可以通过化学气相沉积或原子层沉积来形成体钨膜。
因此，可形成具有包括含碳无氟氮化钨（FFWNC）、钨成核膜和体钨膜的层叠的含钨膜。因为含碳无氟氮化钨（FFWNC）是扩散阻挡层并且钨成核膜和体钨膜是电极，所以含钨膜可以被认为是“W/FFWNC”的层叠。含碳无氟氮化钨（FFWNC）不含氟，钨成核膜和体钨膜不含氟或可以含有非常少量的氟。即使钨成核膜和体钨膜含有非常少量的氟，也可防止氟扩散至衬底，因为含碳无氟氮化钨（FFWNC）起到扩散阻挡层的作用。
也可以使用诸如C8H7NO3W或C12H30N4W的无氟钨源来形成钨成核膜和体钨膜。然而，就电阻率而言使用无氟钨源是不利的，因为膜含有碳。
在步骤S204中，在形成了包括含碳无氟氮化钨（FFWNC）、钨成核膜和体钨膜的含钨膜（W/FFWNC）之后，执行后退火以便减小膜的电阻率。后退火可以包括快速热处理（RTP）。可执行后退火约1小时。可在氮（N2）气氛中执行后退火，以便防止含钨膜（W/FFWNC）的氧化。可在约800°C的温度下执行后退火。
在执行后退火时，利用热能来增加含钨膜（W/FFWNC）的晶粒尺寸。含钨膜经历相变，以便具有低配位数。并且，其碳浓度和电阻率减小。因此，通过后退火将含钨膜的晶粒改变成具有α-钨（α-W）相的极大晶粒。
例如，将含钨膜（W/FFWNC）的碳浓度减小至约10at%或更小。例如，通过后退火，减小至约5-10at%。含钨膜（W/FFWNC）的氮含量为约20-30at%。膜的晶粒尺寸增加约10倍或更多。结果，经历后退火的含钨膜（W/FFWNC）具有减小的碳浓度和增加的晶粒尺寸。因此，相比于后退火之前，其电阻率减小约80%或更多。
下面表1示出含钨膜（W/FFWC和W/FFWNC）的电阻率。在含钨膜（W/FFWC和W/FFWNC）中，FFWC和FFWNC中的每个具有
Figure BDA00003036534500101
的厚度，W具有
Figure BDA00003036534500102
的厚度。
[表1]
Figure BDA00003036534500103
如从表1中可以看出的，含钨膜（W/FFWC）具有约143.4　μohm-cm的电阻率，但是通过后退火使电阻率减小至27.1　μohm-cm。
含钨膜（W/FFWNC）具有约243.2　μohm-cm的电阻率，但是电阻率减小至51.3　μohm-cm。
如上所述，相比于后退火之前的数值，通过后退火使含钨膜（W/FFWC和W/FFWNC）的电阻率减小约80%或更多。
下面表2示出含钨膜的功函数根据其碳含量的变化。制备了含钨膜的样本。制备了第一样本[W/FFWC
Figure BDA00003036534500104
第二样本[W/FFWC
Figure BDA00003036534500105
第三样本[W/FFWC
Figure BDA00003036534500106
第四样本[W/FFWC
Figure BDA00003036534500107
第五样本（W/FFWNC1+ANL）和第六样本（W/FFWNC2+ANL）。在表2中，第一样本的结果是刚沉积W/FFWC
Figure BDA00003036534500111
的结果，第二样本（W/FFWC+ANL）的结果是后退火的W/FFWC
Figure BDA00003036534500112
的结果。第三样本的结果是刚沉积W/FFWC
Figure BDA00003036534500113
的结果，第四样本（W/FFWC+ANL）的结果是后退火的W/FFWC的结果。第五样本（W/FFWNC1+ANL）在后退火之后具有高碳含量，第六样本（W/FFWNC2+ANL）在后退火之后具有低碳含量。
[表2]
Figure BDA00003036534500115
如从表2中可以看出的，通过后退火，包括含碳无氟钨（FFWC）的含钨膜（W/FFWC）保持在约10-15at%的低碳含量，并且具有约4.2-4.5eV的低功函数。
另外，包括含碳无氟氮化钨（FFWNC）的含钨膜（W/FFWNC）因为后退火而具有减小的低碳含量。例如，刚沉积状态中的约40at%的碳含量减小至后退火之后的约20at%。此外，刚沉积状态中的约20at%的碳含量减小至后退火之后的约5-10at%。
可看出，包括含碳无氟氮化钨（FFWNC）的含钨膜（W/FFWNC）的功函数根据其碳含量而变化。例如，当膜在后退火之后具有约20at%的高碳含量时，其具有约4.92eV的功函数，以及当它在后退火之后具有约5-10at%的低碳含量时，其具有约5.01eV的高功函数。含碳无氟氮化钨（FFWNC）的功函数可以不仅依赖于碳含量，也可以依赖于氮含量。用于获得表2所示的功函数的氮含量为约20-30at%。
从表2的结果可看出，通过经由氢等离子体处理条件的控制和后退火的执行来控制碳含量，包括含碳无氟钨（FFWC）的含钨膜（W/FFWC）可具有适用于NMOS的功函数。
通过经由NH3等离子体处理条件的控制和后退火的执行来控制碳含量，包括含碳无氟钨（FFWC）的含钨膜（W/FFWC）可具有适用于PMOS的功函数。
图4说明后退火之后的含钨膜（W/FFWC）的相变。图4示出W/FFWC
Figure BDA00003036534500121
和W/FFWC
Figure BDA00003036534500122
的结果。
如从图4可以看出的，刚沉积状态（As-dep）中的晶相为β相（β-W），但是通过后退火（Post-ANL）转变成α相（α-W）。当FFWC的厚度为约
Figure BDA00003036534500123
时，可能出现弱W2C相，但是在W/FFWC
Figure BDA00003036534500124
的情况下，出现了强α相（α-W），这暗示W/FFWC具有增加的晶粒尺寸。
图5示出后退火之后的含碳无氟氮化钨（FFWNC）的相变。图5示出FFWNC（15at%）和FFWNC（30at%）的结果。15at%和30at%是碳含量。
如从图5可以看出的，通过执行后退火（Post-ANL），含碳无氟氮化钨（FFWNC）转变成α相（α-W）。基本上没有观察到WC相、WN相和W2N相。
当碳含量为约30at%时，没有观察到α相（α-W），但是当碳含量为约15at%时，则强烈地观察到α相（α-W）。
图6说明后退火之后的W/FFWC的晶粒尺寸。如在此可以看出的，相比于刚沉积状态（As-dep）的晶粒尺寸，通过执行后退火（Post-ANL）增加了晶粒尺寸。
图7说明后退火之后的W/FFWNC的晶粒尺寸。如在此可以看出的，相比于刚沉积状态（As-dep）的晶粒尺寸，通过执行后退火（Post-ANL）增加了晶粒尺寸。在约40at%和约20at%的碳含量，晶粒尺寸增加。同时，可看出，当碳含量为约20at%那么低时，晶粒尺寸进一步增加。
图8说明含碳无氟钨（FFWC）的氟扩散阻挡层功能。
图8的结果示出包括含碳无氟钨（FFWC）作为阻挡层的W/FFWC与包括氮化钛（TiN）作为阻挡层的W/TiN之间的氟扩散阻挡层功能的比较。无氟钨（FFW）和氮化钛（TiN）中的每个具有约
Figure BDA00003036534500125
的厚度，钨层具有约
Figure BDA00003036534500126
的厚度。
如在图8中可以看出的，W/FFWC中的氟（F）的峰比W/TiN中的氟的峰低，这暗示含碳无氟钨（FFWC）的防氟扩散效果比氮化钛（TiN）的防氟扩散效果大。
在W/FFWNC中也可以展现此防氟扩散效果，并且W/FFWNC的防氟扩散效果比W/TiN的防氟扩散效果大。
图9说明用于栅电极的各种材料的C-V特性。图9的结果示出W/FFWC、W/TiN和W/FFWNC之间的比较。W/FFWC、W/TiN和W/FFWNC都被后退火。
如在图9中可以看出的，当使用含碳无氟钨（FFWC）时，栅电极的阈值电压（Vt）可改变成与TiN相同的电平并且沿负（-）方向。
并且，可看出，当使用含碳无氟氮化钨（FFWNC）时，栅电极的阈值电压（Vt）可改变成与TiN相同的电平并且沿正（+）方向。
图10示出可用于栅电极的材料的电阻率之间的比较。
图10示出包括氮化钛和钨的层叠的第一样本（W/TiN）、包括氮化钨和钨的层叠的第二样本（W/WN）、以及包括含碳无氟钨（FFWC）和钨的第三样本（W/FFWC）之间的比较。在沉积钨之前通过RTP对第二样本（W/WN）退火，以及在沉积含碳无氟钨（FFWC）和钨之后对第三样本退火。使用第一、第二和第三样本中的每个的钨作为栅电极，以及使用氮化钛（TiN）、氮化钨（WN）和含碳无氟钨（FFWC）中的每个作为钨扩散阻挡层。
如在图10中可以看出的，包括含碳无氟钨（FFWC）作为扩散阻挡层的第三样本（W/FFWC）的电阻率显著地低于第一样本（W/TiN）和第二样本（W/WN）的电阻率。
例如，如果第二样本和第三样本每个具有约
Figure BDA00003036534500131
的厚度，则第二样本的电阻率为约100　μohm-cm，但是第三样本的电阻率为约40　μohm-cm。第一样本具有约240　μohm-cm的极高电阻率。
如在以上表2可以看出的，包括含碳无氟氮化钨（FFWNC）作为扩散阻挡层的W/FFWNC的电阻率显著地低于第一样本（W/TiN）和第二样本（W/WN）的电阻率。
如上所述，根据使用含碳无氟钨（FFWC）和含碳无氟氮化钨（FFWNC）作为扩散阻挡层的一个示例性实施例，形成了电阻率比包括氮化钨和氮化钛作为阻挡层的钨栅电极更低的钨栅电极。
图11A至图11F示出根据一个示例性实施例的用于形成栅结构的方法的实例。将描述用于制造CMOS电路的方法。然而，本发明的范围并不局限于CMOS电路。本发明可应用于形成有NMOS和PMOS的所有半导体制造方法。此外，本发明可应用于NMOS制造方法和PMOS制造方法中的每个。NMOS和PMOS形成在CMOS电路中。CMOS电路包括至少第一PMOS和至少第一NMOS。
如图11A所示，半导体衬底21具有第一区域NMOS、第二区域PMOS和用于第一区域NMOS与第二区域PMOS之间的隔离的器件隔离区域。器件隔离区域22具有沟槽结构，并且其可通过浅沟槽隔离（STI）工艺来形成。器件隔离区域22可以包括绝缘膜（例如，氧化硅膜）。第一区域NMOS是形成有NMOS的区域，第二区域PMOS是形成有PMOS的区域。第一区域NMOS和第二区域PMOS的位置是为了方便描述，并且也可以彼此交换。半导体衬底21的实例包括但不局限于由硅、锗或硅锗构成的衬底。此外，可以使半导体衬底21的全部或一部分应变。器件隔离区域22可以包括绝缘膜（例如，氧化硅膜）。虽然图中未示出，但是可以通过用于形成阱的现有工艺在第一区域NMOS和第二区域PMOS中分别形成第一阱和第二阱。在第一区域NMOS中，可以形成P型第一阱，在第二区域PMOS中，可以形成N型第二阱。为了形成N型第二阱，可以将诸如磷（P）或砷（As）的N型杂质注入衬底21的第二区域PMOS。为了形成P型第一阱，可以将诸如硼（B）的P型杂质注入衬底21的第一区域NMOS。虽然图中未示出，但是可以在阱形成工艺之后通过现有沟道离子注入工艺在第一区域NMOS和第二区域PMOS中的每个中形成沟道区域。
然后，在半导体衬底21上形成栅绝缘膜23。栅绝缘膜23至少包括高介电（高k）膜。此外，可以在半导体衬底21与栅绝缘膜23之间形成界面层（未显示）。栅绝缘膜23的结构在第一区域NMOS与第二区域PMOS之中是相同的。换句话说，栅绝缘膜23在NMOS中的部分和在PMOS中的部分是由相同材料形成的。
用于形成栅绝缘膜23的方法的实例如下。
首先，通过清洁工艺，从半导体衬底21的表面去除自然氧化物。使用含有氢氟酸（HF）的溶液来执行清洁工艺。在执行清洁工艺时，从半导体衬底21的表面去除自然氧化物，同时，利用氢来钝化半导体衬底21的表面上的悬挂键，使得抑制自然氧化物的生长，直到执行后续工艺为止。
然后，形成界面层。界面膜包括绝缘材料，例如，氧化硅（SiO2）。界面层起到改善半导体衬底21与栅绝缘膜23之间的界面特性的作用，由此改善电子迁移率。作为界面膜，可通过湿法工艺来生长氧化硅。界面层生长至约
Figure BDA00003036534500141
或更小的厚度。
接着，形成栅绝缘膜23。栅绝缘膜23包括高介电（高k）材料（以下，称为“高介电膜”）。高介电膜具有显著地高于氧化硅（SiO2）的介电常数（约3.9）的介电常数。并且，高介电膜显著地厚于氧化硅，并且具有更低的等效氧化物厚度（EOT）值。例如，高介电膜包括诸如金属氧化物、金属硅酸盐或金属硅酸盐氮化物的含金属材料。金属氧化物包括含有诸如铪（Hf）、铝（Al）、镧（La）或锆（Zr）的金属的氧化物。金属氧化物可以包括氧化铪（HfO2）、氧化铝（Al2O3）、氧化镧（LaO2）或氧化锆（ZrO2）。金属硅酸盐包括含有诸如铪（Hf）或锆（Zr）的金属的硅酸盐。金属硅酸盐可以包括例如硅酸铪（HfSiO）或硅酸锆（ZrSiOx）。金属硅酸盐氮化物的实例包括例如铪硅酸盐氮化物（HfSiON）或锆硅酸盐氮化物（ZrSiON）。当栅绝缘膜23由金属硅酸盐氮化物形成时，其介电常数可增加，并且还可在后续工艺中抑制其结晶化。因为在NMOS和PMOS中都使用高介电膜，所以工艺简化。同时，也可以在NMOS和PMOS中使用不同的高介电膜。用于形成高介电膜的工艺可以包括适用于所要沉积的材料的沉积技术。此沉积技术的实例包括化学气相沉积（CVD）、低压CVD（LPCVD）、等离子体增强CVD（PECVD）、金属有机CVD（MOCVD）、原子层沉积（ALD）、等离子体增强ALD（PEALD）等等。为了形成均匀的薄膜，可使用等离子体增强ALD（PEALD）。
在栅绝缘膜23上，形成第一含钨膜24A。第一含钨膜24A可以含有第一功函数控制材料。第一功函数控制材料可以包括碳。例如，第一含钨膜24A可以包括含碳无氟钨（FFWC）。第一含钨膜24A可形成为约
Figure BDA00003036534500151
的厚度。对于用于形成作为第一含钨膜24A的含碳无氟钨（FFWC）的方法，参考图2及其描述。
如图11B所示，在第一含钨膜24A上形成第一掩模图案25，使得其覆盖第一区域NMOS并暴露出第二区域PMOS。第一掩模图案25可以由光致抗蚀剂形成。
使用第一掩模图案25作为刻蚀掩模，刻蚀第一含钨膜24A。因此，在第一区域NMOS中，形成第一含钨膜图案24B，在第二区域PMOS中，第一含钨膜不保留。
如图11C所示，去除第一掩模图案25，然后，在包括第一含钨膜图案24B的整个表面上形成第二含钨膜26A。第二含钨膜26A可以含有第二功函数控制材料。第二功函数控制材料可以包括碳和氮。例如，第二含钨膜26A可以包括含碳无氟氮化钨（FFWNC）。第二含钨膜26A可形成为约的厚度。对于用于形成作为第二含钨膜26A的含碳无氟氮化钨（FFWNC）的方法，参考图3及其描述。
如图11D所示，将第二含钨膜26A平坦化。在第二区域PMOS中形成第二含钨膜图案26B。在第一区域NMOS中，第一含钨膜图案24B保留。
如图11E所示，为减小栅电极的电阻，可在第一含钨膜图案24B和第二含钨膜图案26B上形成第三含钨膜27。第三含钨膜27可以包括钨膜。第三含钨膜27可以包括钨成核膜和体钨膜。例如，可以在形成钨成核膜之后形成体钨膜。
对于形成第三含钨膜27，参考如上面结合图2和图3所述的用于形成钨成核膜和体钨膜的方法。
当如上述形成了第三含钨膜27时，在第一区域NMOS中形成了由第一含钨膜图案24B和第三含钨膜27的层叠构成的含钨材料。在第二区域PMOS中，形成了由第二含钨膜图案26B和第三含钨膜27的层叠构成的含钨材料。形成在第一区域NMOS和第二区域PMOS中的含钨材料可以含有不同的功函数控制材料。形成在第一区域NMOS中的含钨材料可以包括碳作为功函数控制材料。形成在第二区域PMOS中的含钨材料可以包括碳和氮作为功函数控制材料。
在如上述形成第三含钨膜27之后，执行后退火28。对于后退火28，参考上面结合图2和图3所述的后退火步骤。
结果，经历了后退火28的第一含钨膜图案24B、第二含钨膜图案26B和第三含钨膜27具有减小的碳浓度和增加的晶粒尺寸，因此，相比于刚沉积状态的电阻率，其电阻率减小了约80%或更多。
如图11F所示，在第三含钨膜27上形成第二掩模图案29。第二掩模图案29可以由光致抗蚀剂形成。第二掩模图案29可以是用于将NMOS的栅电极和PMOS的栅电极图案化的掩模图案。第二掩模图案29也可以包括使用光致抗蚀剂图案形成的硬掩模膜图案。
使用第二掩模图案29作为刻蚀掩模，刻蚀第三含钨膜27、第一含钨膜图案24B和第二含钨膜图案26B。因此，在第一区域NMOS中，形成了第一含钨栅电极201，以及在第二区域PMOS中，形成了第二含钨栅电极202。第一含钨栅电极201包括第一含钨膜图案24N和第三含钨膜图案27N。第二含钨栅电极202包括第二含钨膜图案26P和第三含钨膜图案27P。
虽然图中未示出，但是可以在第一含钨栅电极201和第二含钨栅电极202中的每个的侧壁上形成栅间隔件。然后，可通过离子注入杂质来形成源极/漏极区域。
根据一个示例性实施例，NMOS中的栅电极包括含有功函数控制材料的第一含钨膜图案24N。PMOS中的栅电极包括含有功函数控制材料的第二含钨膜图案26P。此外，NMOS中的栅电极和PMOS中的栅电极还分别包括用于减小栅电极的电阻的材料的第三含钨膜图案27N和27P。
因此，可在CMOS电路工艺中独立地控制NMOS的阈值电压和PMOS的阈值电压中的每个。
特别地，PMOS中的栅电极包括具有约4.8eV或更大的高功函数的含碳无氟氮化钨（FFWNC），因此具有增加的阈值电压。
此外，NMOS中的栅电极包括具有约4.5eV或更小的低功函数的含碳无氟钨（FFWC），因此具有减小的阈值电压。
在一个示例性实施例中，含有功函数控制材料的含钨栅电极可以是平面栅电极。在一个示例性实施例中，含钨功函数控制材料可以应用于凹陷栅电极、掩埋栅电极或垂直栅电极。此外，含钨功函数控制材料也可以应用于位线。再者，含钨功函数控制材料也可以应用于钨插塞。
如上所述，使用含有功函数控制材料的含钨膜作为NMOS和PMOS中的每个的栅电极，并且可形成双金属栅电极结构，所述双金属栅电极结构不仅具有适用于每个晶体管的功函数，而且还具有低电阻。
此外，含钨栅电极由无氟钨形成。因此，它们与栅绝缘膜的界面可具有良好的特性，并且可改善栅电极的多晶硅耗尽率（PDR）、费米能级牵制（Fermi-level pinning）和电阻特性。因此，可形成能在高速下操作的晶体管。
此外，为了控制阈值电压以便能实现低电压和低功率，将含碳钨和含碳氮化钨用于具有适用于每个晶体管的功函数的双金属栅电极结构，由此获得良好的存储器操作特性。
对前述实施方式的描述提供了说明和描述，并不意在穷举所有实施方式或将本发明限制为所公开的明确形式。修改和变化在考虑以上教导的情况下是可行的，或者可以从本发明的实践中获得。
虽然在权利要求中列举了或在说明书中公开了特定的特征组合，但是这些组合不意在限制本发明的公开内容。事实上，这些特征中的许多特征可不以权利要求中所列举的或说明书中所公开的方式进行组合。虽然所列出的从属权利要求可能是直接引用仅一个其它的权利要求，但是本发明的公开内容包括与权利要求中的每个其它权利要求结合的每个从属权利要求。
除非明确提及，否则本申请中使用的元素、行为或指导不应解释为本发明的关键和要素。另外，如本文所使用的，“一”意在包括一项或多项。当仅意在表示一项时，则使用术语“一个”或相似语言。另外，除非明确地另有所指，否则术语“基于”意指“至少部分地基于”。

Claims (26)

1.一种半导体器件，包括：
衬底，所述衬底包括NMOS区域和PMOS区域；
第一栅电极，所述第一栅电极形成在所述NMOS区域中，并且包括含有第一功函数控制材料的第一含钨膜；以及
第二栅电极，所述第二栅电极形成在所述PMOS区域中，并且包括含有第二功函数控制材料的第二含钨膜。
2.如权利要求1所述的半导体器件，其中，所述第一功函数控制材料包括碳。
3.如权利要求1所述的半导体器件，其中，所述第二功函数控制材料包括碳和氮。
4.如权利要求1所述的半导体器件，其中，所述第一含钨膜包括含碳无氟钨。
5.如权利要求1所述的半导体器件，其中，所述第二含钨膜包括含碳无氟氮化钨。
6.如权利要求1所述的半导体器件，其中，所述第一栅电极具有原子百分比为约10-15%的碳含量。
7.如权利要求1所述的半导体器件，其中，所述第二栅电极具有原子百分比为约5-10%的碳含量和原子百分比为约20-30%的氮含量。
8.如权利要求1所述的半导体器件，还包括：
体钨膜，所述体钨膜形成在所述第一含钨膜和所述第二含钨膜中的每个之上。
9.如权利要求1所述的半导体器件，还包括：
钨成核膜和体钨膜，所述钨成核膜和所述体钨膜形成在所述第一含钨膜和所述第二含钨膜中的每个之上。
10.如权利要求1所述的半导体器件，其中，所述第一栅电极和所述第二栅电极具有选自平面栅结构、凹陷栅结构和掩埋栅结构之中的任何一种结构。
11.一种半导体器件，包括：
衬底，所述衬底包括NMOS区域和PMOS区域；
第一栅电极，所述第一栅电极形成在所述NMOS区域中，其中所述第一栅电极包括含碳钨膜和钨膜的层叠；以及
第二栅电极，所述第二栅电极形成在所述PMOS区域中，其中所述第二栅电极包括含碳氮化钨膜和钨膜的层叠。
12.如权利要求11所述的半导体器件，其中，所述钨膜包括钨成核膜和体钨膜的层叠。
13.如权利要求12所述的半导体器件，其中，所述体钨膜是α-钨相体钨膜。
14.如权利要求11所述的半导体器件，其中，所述第一栅电极具有原子百分比为约10-15%的碳含量，所述含碳钨包括含碳无氟钨。
15.如权利要求11所述的半导体器件，其中，所述第二栅电极具有原子百分比为约5-10%的碳含量和原子百分比为约20-30%的氮含量，所述含碳氮化钨包括含碳无氟氮化钨。
16.一种制造半导体器件的方法，所述方法包括以下步骤：
在包括NMOS区域和PMOS区域的半导体衬底的整个表面之上形成栅绝缘膜；
在形成于所述NMOS区域之上的栅绝缘膜之上形成第一含钨膜，所述第一含钨膜含有第一功函数控制材料；
在形成于所述PMOS区域之上的栅绝缘膜之上形成第二含钨膜，所述第二含钨膜含有第二功函数控制材料；
将所述半导体衬底后退火，在所述半导体衬底上形成有所述第一含钨膜和所述第二含钨膜；以及
刻蚀所述第一含钨膜和所述第二含钨膜，以在所述NMOS区域和所述PMOS区域中形成栅电极。
17.如权利要求16所述的方法，其中，所述第一功函数控制材料包括碳。
18.如权利要求16所述的方法，其中，所述第二功函数控制材料包括碳和氮。
19.如权利要求16所述的方法，其中，形成所述第一含钨膜和所述第二含钨膜的步骤包括以下步骤：
使用含碳无氟钨源来执行原子层沉积。
20.如权利要求19所述的方法，其中，所述第一含钨膜包括含碳无氟钨，并且其中，形成所述第一含钨膜还包括以下步骤：
利用含氢材料来等离子体处理所述第一含钨膜，以控制所述第一含钨膜的碳含量。
21.如权利要求19所述的方法，其中，所述第二含钨膜包括含碳无氟氮化钨，并且其中，形成所述第二含钨膜还包括以下步骤：
利用含氮材料来等离子体处理所述第二含钨膜，以控制所述第二含钨膜的碳含量和氮含量。
22.如权利要求16所述的方法，还包括以下步骤：
在所述第一含钨膜和所述第二含钨膜之上形成第三含钨膜。
23.如权利要求22所述的方法，其中，形成所述第三含钨膜包括以下步骤：
在所述第一含钨膜和所述第二含钨膜之上形成钨成核膜；以及
在所述钨成核膜之上形成体钨膜。
24.一种制造半导体器件的方法，所述方法包括以下步骤：
在半导体衬底的NMOS区域和PMOS区域之上形成栅绝缘膜；
在形成于所述NMOS区域之上的栅绝缘膜之上形成含碳钨；
在形成于所述PMOS区域之上的栅绝缘膜之上形成含碳氮化钨；
在所述含碳钨和所述含碳氮化钨之上形成钨膜；
将所述含碳钨和所述含碳氮化钨后退火；以及
刻蚀所述钨膜、所述含碳钨和所述含碳氮化钨，以在所述NMOS区域和所述PMOS区域中形成栅电极。
25.如权利要求24所述的方法，其中，控制所述含碳钨的碳含量，使得第一栅电极的碳含量具有约为10-15%的原子百分比。
26.如权利要求24所述的方法，还包括以下步骤：
控制所述含碳氮化钨的碳含量和氮含量，使得第二栅电极的碳含量和氮含量分别具有约为5-10%的原子百分比和约为20-30%的原子百分比。
CN201310124593.8A 2012-08-31 2013-04-11 具有钨栅电极的半导体器件及其制造方法 Active CN103681671B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0096508 2012-08-31
KR1020120096508A KR20140028992A (ko) 2012-08-31 2012-08-31 텅스텐 게이트전극을 구비한 반도체장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN103681671A true CN103681671A (zh) 2014-03-26
CN103681671B CN103681671B (zh) 2018-07-27

Family

ID=50186272

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310124593.8A Active CN103681671B (zh) 2012-08-31 2013-04-11 具有钨栅电极的半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US9281373B2 (zh)
JP (1) JP6218384B2 (zh)
KR (1) KR20140028992A (zh)
CN (1) CN103681671B (zh)
TW (1) TWI624060B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448693A (zh) * 2014-09-30 2016-03-30 中芯国际集成电路制造(上海)有限公司 钨电极的形成方法
CN108573921A (zh) * 2017-03-07 2018-09-25 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN114836729A (zh) * 2022-05-17 2022-08-02 合肥安德科铭半导体科技有限公司 一种功函数可调的wcn薄膜沉积方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100267230A1 (en) 2009-04-16 2010-10-21 Anand Chandrashekar Method for forming tungsten contacts and interconnects with small critical dimensions
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
TWI602283B (zh) 2012-03-27 2017-10-11 諾發系統有限公司 鎢特徵部塡充
US9969622B2 (en) 2012-07-26 2018-05-15 Lam Research Corporation Ternary tungsten boride nitride films and methods for forming same
WO2016046909A1 (ja) * 2014-09-24 2016-03-31 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、半導体装置およびプログラム
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US10566187B2 (en) * 2015-03-20 2020-02-18 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
US9875890B2 (en) * 2015-03-24 2018-01-23 Lam Research Corporation Deposition of metal dielectric film for hardmasks
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
US9754824B2 (en) * 2015-05-27 2017-09-05 Lam Research Corporation Tungsten films having low fluorine content
US9613818B2 (en) 2015-05-27 2017-04-04 Lam Research Corporation Deposition of low fluorine tungsten by sequential CVD process
KR102441431B1 (ko) * 2016-06-06 2022-09-06 어플라이드 머티어리얼스, 인코포레이티드 표면을 갖는 기판을 프로세싱 챔버에 포지셔닝하는 단계를 포함하는 프로세싱 방법
US10673405B2 (en) 2016-09-30 2020-06-02 Intel Corporation Film bulk acoustic resonator (FBAR) devices with 2DEG bottom electrode
WO2018063291A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Single-flipped resonator devices with 2deg bottom electrode
SG11202001268TA (en) 2017-08-14 2020-03-30 Lam Res Corp Metal fill process for three-dimensional vertical nand wordline
KR102589667B1 (ko) 2017-12-22 2023-10-17 삼성전자주식회사 반도체 장치
KR20200140391A (ko) 2018-05-03 2020-12-15 램 리써치 코포레이션 3d nand 구조체들에 텅스텐 및 다른 금속들을 증착하는 방법
CN113424300A (zh) 2018-12-14 2021-09-21 朗姆研究公司 在3d nand结构上的原子层沉积
KR20210141762A (ko) 2019-04-11 2021-11-23 램 리써치 코포레이션 고 단차 커버리지 (step coverage) 텅스텐 증착
KR20220047333A (ko) 2019-08-12 2022-04-15 램 리써치 코포레이션 텅스텐 증착
US11810961B2 (en) * 2021-01-28 2023-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor gate structures and methods of forming the same
JP2024536376A (ja) * 2021-10-05 2024-10-04 アプライド マテリアルズ インコーポレイテッド 低抵抗率のタングステン特徴を形成するための方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060081939A1 (en) * 2004-09-10 2006-04-20 Yasushi Akasaka Semiconductor device having misfet using high dielectric constant gate insulation film and method for fabricating the same
US20070128775A1 (en) * 2005-12-02 2007-06-07 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device having a tungsten carbon nitride layer
CN101339918A (zh) * 2007-07-02 2009-01-07 海力士半导体有限公司 制造钨线和使用该钨线制造半导体器件栅极的方法
US20100181629A1 (en) * 2009-01-21 2010-07-22 Alexander Hoefler Method of forming an integrated circuit

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02148723A (ja) * 1988-11-29 1990-06-07 Matsushita Electric Ind Co Ltd 金属の堆積方法
JPH0799318A (ja) * 1993-09-28 1995-04-11 Kobe Steel Ltd ダイヤモンド薄膜電界効果トランジスタ及びその製造方法
US6162715A (en) 1997-06-30 2000-12-19 Applied Materials, Inc. Method of forming gate electrode connection structure by in situ chemical vapor deposition of tungsten and tungsten nitride
KR100296126B1 (ko) * 1998-12-22 2001-08-07 박종섭 고집적 메모리 소자의 게이트전극 형성방법
US6858524B2 (en) 2002-12-03 2005-02-22 Asm International, Nv Method of depositing barrier layer for metal gates
JP3790237B2 (ja) * 2003-08-26 2006-06-28 株式会社東芝 半導体装置の製造方法
US6921711B2 (en) * 2003-09-09 2005-07-26 International Business Machines Corporation Method for forming metal replacement gate of high performance
US20070026621A1 (en) * 2004-06-25 2007-02-01 Hag-Ju Cho Non-volatile semiconductor devices and methods of manufacturing the same
JP4607645B2 (ja) * 2005-04-04 2011-01-05 株式会社東芝 半導体装置及びその製造方法
JP2007046134A (ja) * 2005-08-11 2007-02-22 Tokyo Electron Ltd 金属系膜形成方法及びプログラムを記録した記録媒体
US7645484B2 (en) * 2006-03-31 2010-01-12 Tokyo Electron Limited Method of forming a metal carbide or metal carbonitride film having improved adhesion
US8153831B2 (en) * 2006-09-28 2012-04-10 Praxair Technology, Inc. Organometallic compounds, processes for the preparation thereof and methods of use thereof
US8053365B2 (en) 2007-12-21 2011-11-08 Novellus Systems, Inc. Methods for forming all tungsten contacts and lines
US8629506B2 (en) * 2009-03-19 2014-01-14 International Business Machines Corporation Replacement gate CMOS
KR101046727B1 (ko) 2009-11-30 2011-07-05 주식회사 하이닉스반도체 반도체장치의 매립게이트 제조 방법
US9129945B2 (en) 2010-03-24 2015-09-08 Applied Materials, Inc. Formation of liner and barrier for tungsten as gate electrode and as contact plug to reduce resistance and enhance device performance
CN105256276B (zh) * 2010-06-10 2018-10-26 应用材料公司 具有增强的离子化和rf 功率耦合的低电阻率钨pvd
US20130062701A1 (en) * 2011-09-08 2013-03-14 Chiu-Te Lee Semiconductor device and manufacturing method thereof
US8617985B2 (en) * 2011-10-28 2013-12-31 Applied Materials, Inc. High temperature tungsten metallization process
US8614106B2 (en) * 2011-11-18 2013-12-24 International Business Machines Corporation Liner-free tungsten contact
US20160351675A1 (en) * 2015-05-26 2016-12-01 GlobalFoundries, Inc. Integrated circuits and methods for fabricating integrated circuits having replacement metal gate electrodes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060081939A1 (en) * 2004-09-10 2006-04-20 Yasushi Akasaka Semiconductor device having misfet using high dielectric constant gate insulation film and method for fabricating the same
US20070128775A1 (en) * 2005-12-02 2007-06-07 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device having a tungsten carbon nitride layer
CN101339918A (zh) * 2007-07-02 2009-01-07 海力士半导体有限公司 制造钨线和使用该钨线制造半导体器件栅极的方法
US20100181629A1 (en) * 2009-01-21 2010-07-22 Alexander Hoefler Method of forming an integrated circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448693A (zh) * 2014-09-30 2016-03-30 中芯国际集成电路制造(上海)有限公司 钨电极的形成方法
CN108573921A (zh) * 2017-03-07 2018-09-25 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN108573921B (zh) * 2017-03-07 2021-03-09 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN114836729A (zh) * 2022-05-17 2022-08-02 合肥安德科铭半导体科技有限公司 一种功函数可调的wcn薄膜沉积方法

Also Published As

Publication number Publication date
TW201409697A (zh) 2014-03-01
US20140061784A1 (en) 2014-03-06
CN103681671B (zh) 2018-07-27
US20160155673A1 (en) 2016-06-02
US9281373B2 (en) 2016-03-08
KR20140028992A (ko) 2014-03-10
TWI624060B (zh) 2018-05-11
JP6218384B2 (ja) 2017-10-25
JP2014049747A (ja) 2014-03-17

Similar Documents

Publication Publication Date Title
CN103681671A (zh) 具有钨栅电极的半导体器件及其制造方法
JP6873890B2 (ja) Оｎｏスタックの形成方法
CN101427386B (zh) 阻挡层的选择性实施以实现在具有高k电介质的CMOS器件制造中的阈值电压控制
US9034747B2 (en) Semiconductor device with metal gates and method for fabricating the same
US8836039B2 (en) Semiconductor device including high-k/metal gate electrode
US7652341B2 (en) Semiconductor apparatus having a semicondutor element with a high dielectric constant film
CN103681285A (zh) 包括无氟钨阻挡层的半导体器件及其制造方法
US20080105920A1 (en) Semiconductor devices and fabrication process thereof
KR20110095456A (ko) 트랜지스터 및 그 제조 방법
US8716118B2 (en) Replacement gate structure for transistor with a high-K gate stack
CN101156246A (zh) 用于高性能CMOS应用的超薄Hf掺杂氮氧化硅膜及制造方法
CN103854983B (zh) P型mosfet的制造方法
US20120299113A1 (en) Semiconductor device and method for fabricating the same
US20070200160A1 (en) Semiconductor device and method of fabricating the same
KR20160126486A (ko) 박막 형성 방법 및 반도체 소자의 제조 방법
JPWO2007091302A1 (ja) 半導体装置及びその製造方法
CN103855014B (zh) P型mosfet及其制造方法
JP2004071973A (ja) 半導体装置の製造方法
KR100821089B1 (ko) 반도체 소자 및 그 제조 방법
CN110993603A (zh) 半导体结构及其形成方法
US9153586B2 (en) Semiconductor device having metal carbon nitride electrodes with different work functions
KR20120070801A (ko) 반도체 장치 및 반도체 장치의 제조방법
US7129563B2 (en) Method of fabricating a semiconductor device comprising a gate dielectric made of high dielectric permittivity material
CN104979289B (zh) 一种半导体器件及其制作方法
JP2005277318A (ja) 高誘電体薄膜を備えた半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant